中山学院集成电路工艺基础A试题卷文档格式.docx

1、 作为MOS场效应晶体管的绝缘栅材料A B. C. D. 积在金属、陶瓷、及其它半导体材料上 CVD SiO2，衬底硅不参加反应 CVD SiO2，温度低 A B. C. D. 9. 预扩散是在较_ 温度下（与主扩散相比），采用_扩散方式，在硅片表面扩散一层数量一定，按_ 形式分布的杂质。（C）A高、恒定表面源、余误差函数 B高、有限表面源、高斯函数C低、恒定表面源、余误差函数 D低、有限表面源、余误差函数 10. 下面选项属于预扩散作用有（B） A. 调节表面浓度 B. 控制进入硅表面内部的杂质总量 C. 控制结深11. 不论正胶或负胶，光刻过程中都包括如下步骤：刻蚀 前烘 显影 去胶 涂胶

2、 曝光 坚膜以下选项排列正确的是：（D）A. B. C. D. 12. 哪种Si外延方法存在反向腐蚀现象（A） A氢还原反应 B. 硅烷热分解13. 光刻胶的性能可用如下性能指标表征，其中表征光刻胶对光敏感度的性能指标是（B）A感光度 B. 分辨率 C. 粘附性 D. 抗蚀性 14. 下面哪个说法是正确的（D）A. 等离子体刻蚀各向异性好； B. 反应离子刻蚀属于化学腐蚀过程C. 湿法腐蚀各向异性好； D. 溅射刻蚀各向异性好15. LOCOS工艺属于（B） A平坦化工艺 B. 隔离工艺二、填空题（共10小题，每题2分，共20分）1. 某纯净的硅衬底，掺入P元素后其导电类型为 N型 （N型/P

3、型）。2. 有限表面源扩散的杂质分布服从 高斯函数 分布。3. 入射离子的两种能量损失模型为： 电子 碰撞和核碰撞。4. 离子注入后会引起晶格损伤，一般采用 热退火 工艺来消除损伤。5. 物理气相淀积技术中最为基本的两种方法就是蒸发和 溅射 。6. 在LPCVD中，由于hGkS，即质量输运系数远大于表面反应速率常数，所以，LPCVD系统中，淀积过程主要是表面反应速率控制 对 （对/错）7. 分子束外延 是一种在超高真空下的蒸发技术，是利用蒸发源提供的定向分子束或者原子束，撞击到清洁的衬底上生成外延层的工艺过程。8 正胶 （正胶/负胶）曝光后显影时感光的胶层溶解了，没有感光的胶层不溶解留下了9.

4、 湿法刻蚀适用于 粗 （粗/细）线条。10. 尖楔现象是 Al/Si 作为互连金属材料的突出缺点。三、简答题（共3小题，每题8分，共24分）1. 在硅集成电路工艺基础这门课中学习到很多单项工艺。这些单项工艺可以分为哪三大类工艺，它们分别起什么作用？并简单描述每一大类工艺包括什么主要的单项工艺。图形转换：将设计在掩膜版（类似于照相底片）上的图形转移到半导体单晶片上光刻：接触光刻、接近光刻、投影光刻刻蚀：干法刻蚀、湿法刻蚀掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等离子注入：退火 扩散制膜：制作各种材料的薄膜氧化：干氧氧化、湿氧氧化等CVD（化学气相淀积）：APCVD、L

5、PCVD、PECVDPVD（物理气相沉淀）：蒸发、溅射2沟道效应是什么，怎么减小？定义：当离子注入的方向与靶晶体的某个晶向平行时，一些离子将沿沟道运动。沟道离子唯一的能量损失机制是电子阻止，因此注入离子的能量损失率就很低，故注入深度较大。减小方法：a.倾斜样品表面，晶体的主轴方向偏离注入方向，典型值为7。b.先重轰击晶格表面，形成无定型层 在无定形靶运动的离子由于碰撞方向不断改变，因而也会有部分离子进入沟道，但在沟道 运动过程中又有可能脱离沟道，故对注入离子峰值附近的分布并不会产生实质性的影响c.表面长二氧化硅薄层3简述ULSI对光刻有哪些基本要求。高分辨率 在集成电路工艺中，通常把线宽作为光

6、刻水平的标志，一般也可以用加工图形线宽的能力 来代表集成电路的工艺水平。高灵敏度的光刻胶 光刻胶的灵敏度是指光刻胶的感光速度。 为了提高产品的产量，曝光时间越短越好。 确保光刻胶各项属性均为优异的前提下，提高光刻胶的灵敏度低缺陷 缺陷关系成品率精密的套刻对准 集成电路芯片的制作需要经过多次光刻，在各次曝光图形之间要相互套准。 ULSI的图形线宽在以下，通常采用自对准技术。大尺寸硅片上的加工 ULSI的芯片尺寸为 提高经济效益和硅片利用率四、计算题（共2小题，每题8分，共16分）答案保留两位有效数字1.假设经热氧化方式生长厚度为x的SiO2，将要消耗多少硅？每摩Si的质量是28g，密度为2.33

7、g/cm3；每摩SiO2的质量是60g，密度为2.27g/cm3。2.要将Si衬底上0.5um的SiO2腐蚀。假定平均腐蚀速率为0.1m min-1， SiO2厚度和腐蚀速率都有5%的偏差。求（1）需要多大的过刻蚀量（表示为百分数）才能保证所有的SiO2都被腐蚀掉？（2）刻蚀SiO2对Si的选择性多大时，才能保证最多有5nm的Si被腐蚀掉？（假定（1）中计算的过刻已经存在。）五、综合题（共1小题，每题10分，共10分）分析如下所示剖面图，说明其逻辑性能；如果用N衬底双阱CMOS工艺，且使用单层金属制作该电路的话，需要多少次光刻，分别是什么？逻辑性能：使用单层金属制作该电路的话，需要9次光刻，分别是：阱的制作 场区隔离（将整个芯片分成有源区和场区） 场注入 栅的制作 N+源漏的制作 P+源漏的制作 接触孔的制作 金属层的制作 钝化层的制作