《数字电路实验一》教案文档格式.docx

1、自动扫描（AUTO）无输入也可显示扫描光迹。一旦有输入信号时，电路自动转为触发扫描状态，调节触发电平得到稳定波形。适于观察50Hz以上的信号。常态（NORM）无输入信号时，无光迹。有输入信号时，调节触发电平使电路触发扫描。适于观察50Hz以下的信号。（2） 与波形稳定有关的控制开关 触发源： CH1通道信号、CH2通道信号、电源、外接信号4种CP Qf （1/2）f CH1 CH2触发源双踪显示时适于作触发源的条件是：（1） 周期长者； （2） 时间导前者；（3）波形边沿陡峭、幅值较大、波数少者。BS601选择内触发“INT”。 触发信号耦合方式：选“AC”。 触发电平：调节触发点以稳定波形。

2、（3） 垂直通道控制 衰减开关：调节波形的Y向显示幅值，读数时微调旋纽顺时针至底。 输入信号耦合方式：显示时基线 GND；显示信号波形 DC。 Y位移：调节波形于Y方向的位置。 显示方式：按“CH1” CH1通道波形；按“CH2” CH2通道波形，其中：“CH2反相” CH2的信号被反相，抬起信号正常。同按“CH1”与“CH2” 显示双踪波形，其中“交替（ALT）” 高频双踪；“断续”（CHOP）” 低频双踪。 BS601直接为双踪显示按键。（4） 水平通道控制 扫描时间： 调节波形的X向疏密程度，读数时微调旋纽顺时针至底。 水平扩展： 波形在X向显示幅值5。 X位移： 调节波形于X方向的位置

3、。（5） 校正信号： 1kHz，0.5VP-P方波，用于标定时间、电压刻度值，或检查示波器的工作是否正常。（6） 高频探头探头有11和101两种衰减档可以调节。（1） 开机前将亮度旋纽逆时针至较小处，使用中亮度不要太亮，且避免长时间显示单一光点。（2） 输入端子禁止接220V高压。（3） 面板开关操作时，不要用力过猛。3 数字万用表（1） 严禁表笔插电流孔时去测非电流信号。实验不测电流，表笔始终插电压/欧姆孔。（2） 不用后关闭电源。六、数字电路实验方法 图示展示了电路实验系统的构成及各部分间的关系。图3 电路实验系统的构成2.2 TTL与非门应用一、 实验目的（1） 进一步掌握门电路逻辑功能

4、的测试。（2） 熟悉用与非门构成其它逻辑门电路的方法。数字实验箱、万用表。74LS00若干 三、实验内容 任务1，2必做，任务3选做。1用与非门组成非门、与门、或门、或非门、异或门2用与非门组成半加器3用与非门组成全加器四、思考题：见教材。用或非门实现非门、或门、与门、与非门。要求写出表达式，画出逻辑原理图。五、实验原理1门电路多余端的处理对于TTL电路，多余输入端悬空可等效为高电平。但因悬空端易受干扰影响，所以在实际应用时应进行处理。Y2与非门应用 最简与或式 与非与非 逻辑原理图 实验图（原理图上标注型号、管脚编号（包括电源与地脚）实例1：U：74LS00（电源14脚，地7脚）实例：异或门

5、电路方案比较： Y= A+ B 需5个与非门，两片74LS00实现；3 Y=A+ B= 需4个与非门，一片74LS00实现。2.4 组合电路的设计（1） 掌握组合电路逻辑功能的设计方法。（2） 观察组合电路的竞争冒险现象，探讨解决方法。数字实验箱、万用表、示波器。自定。三、实验内容 任务1、3必做，任务4选做。 1设计一个ABC三人表决电路。表决原则：少数服从多数，但A具有一票否决权，用与非门实现。3设计一把数字保密锁。锁上有A、B、C三个按键，此外还有一个开锁总控制开关F。当F=0时，按键不起作用；当F=1时，锁处于开启状态。开启状态下只有同时按下B、C键时锁才可打开，按错则报警。电路器件自

6、定。4竞争冒险现象的观察与消除。是否所有的竞争冒险现象都会影响电路的正常工作？试举例说明。五、实验原理 某电子锁有A、B、C三键控制，只有同时按下3键锁才开，否则发出报警信号，要求用与非门实现。设计步骤：（1） 确定输入、输出变量及变量赋值 0 锁不开 0 键开 开锁信号Y 1 锁开输入：三键状态A、B、C 输出 0 不报警 1 键合 报警信号Z 1 报警（2） 真值表（3） 最简函数式 ，化简或合并“0”得或逻辑归纳得（4） 逻辑图与实验图2.5 编码器（1） 熟悉编码器的工作原理及逻辑功能。（2） 掌握编码器的设计方法及应用。二、 实验仪器与器件1 4线2线普通编码器根据表1设计。要求写出

7、设计过程，画出实验图，实验验证。表1输入输出I0I1I2I3Y1Y01其它取值禁止出现X28线3线优先编码器根据表2设计。要求同任务1。表23编码器应用用任务2完成的8线3线优先编码器设计一个病房优先呼叫器。每一个病房有一个按键，当1#键按下时，1#灯亮，且其它按键不起作用；当1#键没按下时，2#键按下，2#灯亮，且不响应3#键；只有1#、2#键均没按下，3#键按下，3#灯亮。要求画出实验电路图（允许添加门电路），实验验证。图1 4线2线普通编码器逻辑符号四思考题（1） 假设某一编码器不具有优先级别，那末它对输入信号有何要求？对不同事件编制不同的二进制代码的器件称编码器。图1为线2线普通编码器

8、的逻辑符号。注意：普通编码器限定某时刻只允许一个输入申请有效，故表中输入的取值组合均不允许出现。图2为8线3线优先编码器的逻辑符号。其与普通编码器的区别在于多个输入申请可同时有效，但电路只对优先级别高的申请有效。如当0时，此时无论其它输入端有无申请，电路只对编码，即= 0 0 0；而若使的申请有效，则必须满足比其优先级别高的输入端无编码申请。利用与信号可实现多个电路的级连，扩展输入端数。工作状态及编码见表.2。输入状态指示端 = 0无申请= 0有申请2.6 译码器及数码显示（1） 熟悉译码器的种类及逻辑功能。（2） 了解数码管显示的原理及其使用方法。74LS139一片， BS211一个，三极管

9、3DG6两个，门电路、电阻若干。 任务1、2、3（1）（3） 。1测试74LS139的逻辑功能2将74LS139扩展成3线 8线译码器3显示器译码电路设计：代码为001时，显示“一”，代码为010时，显示“二”，代码为011时，显示“三”。（1）、（3）（1） 集成电路的各控制端能否悬空？为什么?（3） 用于驱动共阳极数码管的译码驱动器，它的输出是高电平有效，还是低电平有效？驱动共阴极的呢？译码输出端低电平有效174LS139逻辑符号的意义及逻辑功能 功能表A1 A0 1 1 1 10 00 1 1 10 11 0 1 11 01 1 0 11 11 1 1 0输出逻辑表达式： ， 称最小项译

10、码器。2译码器的扩展：3线 8线译码器4线 16线译码器（1） A3 A2 A1 A0图2（b） 逻辑图 4线 16线译码器逻辑符号图2（a）框图（2） 电路结构3用译码器设计组合电路（1） 实现原理 组合电路函数由最小项构成：4 译码器输出最小项：5 译码器输出管脚组合组合电路函数（2） 实例：用3线 8线译码器实现3变量函数。Y= AC+ B，令A2=A，A1=B，A0= C，则Y=m2+ m5= 实验图4数码管及等效电路（1） 共阳极数码管的结构及等效电路（2） 数码管的工作参数 V+ = +Vcca b g Dp （b）等效电路（b）每个笔段工作电流约10mA，工作压降约2.4V。2.

11、4V5 数码管驱动电路VI=3.6VT饱和，VCE0 Rc=（52.4）/Ic=0.43KIBIc/=0.06 mA ，RB（3.70.7）/ IB=50K 6数码显示器的设计（1） 根据驱动电路，确定控制数码管逻辑电平；（2） 用3线 8线译码器设计显示器译码电路；（3） 确定驱动电路的各阻值。2.7 数据选择器（1） 熟悉数据选择器的工作原理和逻辑功能。（2） 了解数据选择器的应用。74LS153一片，门电路若干。 任务13。1测试并验证74LS153的逻辑功能2将74LS153扩展成8选1数据选择器 3用8选1数据选择器实现可控式运算电路：当M=0时，输出Y=ABC；当M=1时，输出Y=

12、A+B+C。如何将任务2的8选1数据选择器设计为具有选通控制端功能的器件？画出逻辑图。1 74LS153逻辑符号的意义及逻辑功能片选端 功能表选通输 入D00 1 D1D2 1 1D3等效：双刀4位开关2数据选择器的扩展：8选1数据选择器16选1数据选择器。（1） 16选1数据选择器逻辑符号设计（2） 扩展图13用数据选择器设计组合电路（1） 构成原理 如用4选1数据选择器，当=0时，输出Y的表达式为：Y = D0（）+ D1（A0）+ D2（A1 ）+ D3（A1 A0），若设：A1、A0 2个输入变量D0 D3 第三个输入变量的适当形式：原、反变量，0，1Y为3变量组合逻辑函数同理用8选1

13、数据选择器可实现4变量组合逻辑函数。（2） 实例用4选1数据选择器实现Y函数步骤：Z= AB，令A1=A，A0=B，D0= D3=0，D1= D2= 1则Y= ZZ A B 1 图4 组合电路2.8 RS触发器与D触发器（1） 掌握RS触发器与D触发器的逻辑功能和测试方法。（2） 熟悉RS触发器与D触发器的基本应用。数字实验箱，双踪示波器。74LS00 、74LS74各一片， 电阻3k两个，微动开关一只。任务1、2、4、5。1测试基本RS触发器的逻辑功能2单脉冲发生器4测试74LS74（双D触发器）的逻辑功能5用74LS74设计二分频与四分频电路（1）、（2）（1） 用与非门构成的基本RS触发

14、器的约束条件是什么? 如果改用或非门构成基本RS触发器，其约束条件又是什么?（2） 机械开关能否用来做单脉冲开关？为什么？ 特性表Qn+1Qn1* 1基本RS触发器电路结构及逻辑功能触发器输出2用消除机械开关抖动电路（单脉冲开关）RSQ 重复置1 重复置0 与保持 与保持图2（b）波形图3边沿D触发器逻辑符号的意义及逻辑功能异步置1端 功能表 CPD4分频电路2分频：D触发器T 触发器Qn+1= Qn D= Qn 驱动方程D触发器特性方程：Qn+1= D T 触发器特性方程：CP（f） Q（1/2）f 图.4 （b） 波形图D 1D CP CI Q图4 （a） 分频器5强调（1） 器件的控制输

15、入端应严格按照其逻辑要求接入电平，决不允许悬空处理。 （2） CP单脉冲必需由无抖动的单脉冲开关提供。2.9 JK触发器（1） 掌握JK触发器的逻辑功能和测试方法。（2） 了解触发器逻辑功能的转换。74LS00、74LS112（或74LS73）各一片 、按钮、电阻若干。 任务131测试74LS112（或74LS73）触发器的逻辑功能2触发器逻辑功能的转换3计数电路分析4简易2人抢答器：（1） 每位参赛者控制一个抢答按钮，按动按钮发出抢答信号；（2） 竞赛开始后，先按动按钮者抢答成功，对应发光二极管指示，并使对方的按钮不作用；（3） 竞赛主持人另有一个复位按钮，用于将电路复位。 要求设计并画出实

16、验图，实验验证。如何将D触发器转换为JK触发器和T、T触发器？请画出逻辑原理图。CP JKQn（保持）0（置0）1（置1）Qn（翻转）1 JK触发器逻辑符号的意义及逻辑功能 功能表 J 1J R QCP CI K 1K S 图1 逻辑符号已有触发器的特性方程待求触发器的特性方程转换方程实验图D触发器JK触发器转换电路D触发器特性方程（Qn+1= D） JK触发器特性方程（Qn+1=JQn + K Qn）DJQn + K Qn2.11 移位寄存型计数器（1） 掌握移位寄存型计数器的组成、工作特点。（2） 分析并解决时序电路的自启动问题。数字实验箱、示波器。三、 实验内容任务1（1） （3）， 任

17、务2（1） （3）。1由D触发器构成4位环形计数器（用预置初态法实现自启动）2由D触发器构成4位扭环形计数器（用自启动设计法实现自启动）四、 思考题时序电路自启动的作用是什么？是否可以用人工预置的方法代替自启动功能？ 1由D触发器构成3位环形计数器 （1） 原理图 图1 由D触发器构成的3位环形计数器原理图Q1Q2Q323状态转换表（2） 状态转换表3进制计数器进制数触发器个数根据D触发器特性方程：Q1n+1= D1Q3n Q2n+1= D2Q1nQ3n+1= D3Q2n（3） 状态转换图100 010 001图2 （a） 有效循环2自启动设计Q1n+1 Q2n+1 Q3n+1（1） 电路次态

18、Q1n+1 Q2n+1 Q3n+1的卡诺图 Q2 n Q3 nQ1n00011110 0100001010Q2n+1的卡诺图（0）（1）Q3n+1的卡诺图（2） 无效状态进入有效循环状态的入口设计 为使电路最简，仍设：Q2n+1=D2Q1n 画圈，确定取1的任意项。 Q3n+1 =D3Q2n 画圈，确定取1的任意项。按自启动确定Q1n+1 函数。（1） 00（0）01（0）10（0）11Q1n+1 Q1n Q2n = Q1n +Q2n =D1 3由D触发器构成3位扭环形计数器（1） 逻辑图图3 由D触发器构成的3位扭环形计数器原理图 （2） 状态转换图010 101图4 （b） 无效循环 进制

19、数2触发器个数6RD（3） 用预置初态法实现自启动2.10 集成计数器及应用（1） 掌握MSI计数器的逻辑功能及应用。（2） 熟悉用MSI计数器获得任意进制计数器的方法。数字实验箱。74LS161（或74LS160）两片，门电路、译码器、发光二极管、电阻若干。 任务141测试74LS161（或74LS160）的逻辑功能2测试计数器的进制数3设计一个20制计数器，两片之间为10进制关系4设计一个彩灯循环闪烁控制电路（1） 从功能、动作特点上说明控制端、有何差别？（2） 画出用2片同步十进制计数器74LS160实现60进制计数的逻辑图，2片之间要求为十进制关系。1 74LS161（或74LS160）逻辑符号的意义及逻辑功能 计数值输出 进位输出Q3 Q2 Q1 Q0 C 工作方式控制端ET LD 同步置数端EP 74LS161 RD 异步复位端EP ET工作状态置零置数计数保持（但C=0）提示：单步测试时，CP单脉冲由单脉冲开关提供。数据开关具有抖动性。2用MSI计数器获得任意进制计数器 LD =0 74LS1605进制计数器 （1） 状态转换图（2） 构成&实例2：274LS16130进制计数器，两片间为10进制关系：30102片计满值9121029，逢30回零，30进制