计算机系统结构课后习题答案Word文档下载推荐.docx

1、 按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能运行 于在它之后（前）投入市场的计算机。兼容机：由不同公司厂家生产的具有相同系统结构的计算机。模拟：用软件的方法在一台现有的计算机 （称为宿主机） 上实现另一台计算机 （称为虚拟机） 的指令系统。仿真：用一台现有计算机 （称为宿主机） 上的微程序去解释实现另一台计算机 （称为目标机） 的指令系统。并行性： 计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。 只要在时间上相 互重叠，就存在并行性。它包括同时性与并发性两种含义。时间重叠： 在并行性概念中引入时间因素， 让多个处理过程在时间上相互错开， 轮流重叠地 使用同一套硬件

2、设备的各个部分，以加快硬件周转而赢得速度。资源重复：在并行性概念中引入空间因素，以数量取胜。通过重复设置硬件资源，大幅度地 提高计算机系统的性能。资源共享：这是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备。 耦合度：反映多机系统中各计算机之间物理连接的紧密程度和交互作用能力的强弱。 紧密耦合系统： 又称直接耦合系统。 在这种系统中，计算机之间的物理连接的频带较高，一 般是通过总线或高速开关互连，可以共享主存。松散耦合系统： 又称间接耦合系统， 一般是通过通道或通信线路实现计算机之间的互连， 可 以共享外存设备（磁盘、磁带等） 。计算机之间的相互作用是在文件或数据集一级上进行。

3、异构型多处理机系统： 由多个不同类型、 至少担负不同功能的处理机组成， 它们按照作业要 求的顺序， 利用时间重叠原理， 依次对它们的多个任务进行加工， 各自完成规定的功能动作。 同构型多处理机系统： 由多个同类型或至少担负同等功能的处理机组成， 它们同时处理同一 作业中能并行执行的多个任务。1.2试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。 答：如在设计主存系统时， 确定主存容量、 编址方式、 寻址范围等属于计算机系统结构。 确定主存周期、 逻辑上是否采用并行主存、 逻辑设计等属于计算机组成。 选择存储芯片类型、 微组装技术、线路设计等属于计算机实现。计算机组成是计算机系

4、统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种 体系结构可以有多种组成。一种组成可以有多种实现。1.3计算机系统结构的 Flynn 分类法是按什么来分类的？共分为哪几类？答：Flynn分类法是按照指令流和数据流的多倍性进行分类。 把计算机系统的结构分为：（ 1） 单指令流单数据流 SISD（ 2） 单指令流多数据流 SIMD（3）多指令流单数据流 MISD（4）多指令流多数据流 MIMD1.4计算机系统设计中经常使用的 4个定量原理是什么？并说出它们的含义。（1）以经常性事件为重点。在计算机系统的设计中，对经常发生的情况，赋予它优 先的处理权和资源使用权，以得到更多的总体上的改进。

5、（2）Amdahl定律。加快某部件执行速度所获得的系统性能加速比， 受限于该部件在系统中所占的重要性。 （3）CPU性能公式。执行一个程序所需的 CPU时间=IC x CPI X时钟周期时间。（4）程序的局部性原理。程序 在执行时所访问地址的分布不是随机的，而是相对地簇聚。1.5分别从执行程序的角度和处理数据的角度来看， 计算机系统中并行性等级从低到高可分为哪几级？从处理数据的角度来看，并行性等级从低到高可分为：（1）字串位串：每次只对一个字的一位进行处理。这是最基本的串行处理方式，不存 在并行性；（2）字串位并：同时对一个字的全部位进行处理，不同字之间是串行的。已开始出现 并行性；（3）字并

6、位串：同时对许多字的同一位（称为位片）进行处理。这种方式具有较高的 并行性；（4）全并行：同时对许多字的全部位或部分位进行处理。这是最高一级的并行。从执行程序的角度来看，并行性等级从低到高可分为：（1）指令内部并行：单条指令中各微操作之间的并行；（2）指令级并行：并行执行两条或两条以上的指令；（3）线程级并行：并行执行两个或两个以上的线程，通常是以一个进程内派生的多个 线程为调度单位；（4） 任务级或过程级并行：并行执行两个或两个以上的过程或任务 （程序段），以子程 序或进程为调度单元；（5）作业或程序级并行：并行执行两个或两个以上的作业或程序。1.6某台主频为400MHz的计算机执行标准测试

7、程序，程序中指令类型、执行数量和平 均时钟周期数如下：指令类型指令执行数量平均时钟周期数整数450001数据传送750002浮点80004分支1500求该计算机的有效 CPI、MIPS和程序执行时间。解：（1） CPI = （45000 X 1 + 75000 X 2 + 8000X 4 + 1500X 2） / 129500 = 1.776（2）MIPS速率=f/ CPI = 400/1.776 = 225.225MIPS（3）程序执行时间 =（45000 X 1 + 75000 X 2 + 8000 X 4+ 1500 X 2） /400=575s1.7将计算机系统中某一功能的处理速度加快

8、 10倍，但该功能的处理时间仅为整个系统运行时间的40%则采用此增强功能方法后，能使整个系统的性能提高多少？解 由题可知： 可改进比例=40% = 0.4 部件加速比=10根据Amdahl定律可知：=1.5625系统加速比1.5625 倍。采用此增强功能方法后，能使整个系统的性能提高到原来的1.8计算机系统中有三个部件可以改进，这三个部件的部件加速比为： 部件加速比1=30; 部件加速比2=20 ； 部件加速比3=10（1） 如果部件1和部件2的可改进比例均为 30%那么当部件3的可改进比例为多少 时，系统加速比才可以达到 10？（2） 如果三个部件的可改进比例分别为 30% 30唏口 20%

9、三个部件同时改进， 那么系 统中不可加速部分的执行时间在总执行时间中占的比例是多少？Sn -（1）在多个部件可改进情况下， Amdahl定理的扩展：FiS已知 S = 30, S2= 20, S3= 10, S= 10, F1= 0.3 , F2= 0.3，得:1-（0.3 0.3 F3） （0.3/30 0.3/ 20 F3/10）得Fs= 0.36，即部件3的可改进比例为 36%（2）设系统改进前的执行时间为 T,则3个部件改进前的执行时间为： （0.3+0.3+0.2 ）T = 0.8T，不可改进部分的执行时间为 0.2T。已知3个部件改进后的加速比分别为 S1= 30, S= 20,

10、S= 10,因此3个部件改进后的执行时间为：改进后整个系统的执行时间为： Tn = 0.045T+0.2T = 0.245T那么系统中不可改进部分的执行时间在总执行时间中占的比例是:1.9假设某应用程序中有 4类操作，通过改进，各操作获得不同的性能提高。 具体数据如下表所示：操作类型程序中的数量 （百万条指令）改进前的执行时间（周期）改进后的执行时间操作110操作2302015操作3353操作4（1） 改进后，各类操作的加速比分别是多少？（2） 各类操作单独改进后，程序获得的加速比分别是多少?（3） 4类操作均改进后，整个程序的加速比是多少？根据Amdahl定律 sn二 1 可得n 丄Fe（1

11、 一 Fe）Se各类操作的指令条数在 程序中所占的比例Fi各类操作的加速比 Si各类操作单独改进后， 程序获得的加速比11.1%1.0633.3%1.331.0938.9%3.331.3716.7%1.144类操作均改进后，整个程序的加速比:皈我门不考虑所有系统问题所以可用CPU性能公兀讦用2个时忡周期的分支指令占总抬令 的低 剰卜的措令占用1个时钟周期*所以 CPL-0.2 X 2 + 0.80 X 1 = 1.2 则CPIK性能为 总CPU时町二IC： X L2 X时轉周期 一 1根据假设，舟 时忡周期$ - L25 X时艸周鳩在CPU冲没有独立的比较捋令.所珈呱的程序帚肌吧的80%r分支

12、Ifi令的比側为 20%/80% = 25*这些分支捋令占用2个时钟周期.而剩F的7概的捋令占用1个时钟周期I 因此 CIJIG - U. 25 X 2 + 0. 7.） X 1 = 1.25因为CP2F执秆比较，故 貼兰（U x IG因此UU性能为 总（TU时Mb = IG X CPL X时钟周期.=0.8 XIG X 1.25 X （1.25 X时钟周期丄）=1.25 XIG X时忡周期人在这些假彊Z心尽管cpc.*ff指令条数较少，CP山因为有着更短的时忡周期所以比CPUAo如果IPG的时仲周期时间仪仅是CPG的1.1悟则 时评周期H - 1.10 x时钟周歸 CP血的性能为 总CPU时

13、间H二IG XCPL 乂时榊周期“=0.8 XIQ X 1.25 X （1.10 X时仰周期J=1.10 X IG X时钟周期*冈此CPG由1：执行更少指令条数，比CPUJstT更快程序的局部性原理程序执行时所访问的存储器地址分布不是随机的，而是相对地簇聚* 常用的一个经验规则 1 - % I I r* I j贼主存糧为血KB, Cache WO16H駢字32仏Cache可物多少期 A A A A IAA 主啟址有缈机可物多嫌？在直轍肋坏主础飙械牺伽中觸边（Wlft）? 疏豔嘟方対主髓址锻中勰的碱翩伽1谓勤4KB （2120 Q血脱为诚 肝酬字32仏WCache *|O4B=IkK因毎个隸16

14、悻故Cdi沖有1剤卜64览（2）觸主存雀为皿KB （2冋2K）曲馳址为19盘由于M432札赃存 共有512KB畑1冰乳 酚鞍16悻 從存中灿呦偲192如（3）在直飆豺方坏 肝伽賄64期iW8192ft, SMB- 64+5, 2W5j “加础删厠Caclie块#w（7 mm（6ft第2章指令集结构的分类2.1解释下列术语堆栈型机器：CPU中存储操作数的单元是堆栈的机器。累加器型机器：CPU中存储操作数的单元是累加器的机器。通用寄存器型机器：CPU中存储操作数的单元是通用寄存器的机器。CISC:复杂指令集计算机RISC:精简指令集计算机寻址方式：指令系统中如何形成所要访问的数据的地址。 一般来说

15、，寻址方式可以指明指令中的操作数是一个常数、一个寄存器操作数或者是一个存储器操作数。数据表示：硬件结构能够识别、指令系统可以直接调用的那些数据结构。2.2区别不同指令集结构的主要因素是什么？根据这个主要因素可将指令集结构分为 哪3类？区别不同指令集结构的主要因素是 CPU中用来存储操作数的存储单元。据此可将指令系统结构分为堆栈结构、累加器结构和通用寄存器结构。2.3常见的3种通用寄存器型指令集结构的优缺点有哪些?指令系统结构类型优点缺点寄存器-寄存器型（0，3）指令字长固定，指令结构简 洁，是一种简单的代码生成 模型，各种指令的执行时钟 周期数相近。与指令中含存储器操作数的指令系统结构相比，

16、指令条数多，目标代码不够紧凑，因而程序占用 的空间比较大。寄存器-存储器型（1，2）可以在ALU指令中直接对存 储器操作数进行引用，而不 必先用load指令进行加载。 容易对指令进行编码，目标 代码比较紧凑。由于有一个操作数的内容将被破坏，所以指令中 的两个操作数不对称。在一条指令中同时对寄存 器操作数和存储器操作数进行编码，有可能限制 指令所能够表示的寄存器个数。指令的执行时钟 周期数因操作数的来源 （寄存器或存储器）不同 而差别比较大。存储器-存储器型（2，2 ）或（3, 3）目标代码最紧凑，不需要设 置寄存器来保存变量。指令字长变化很大，特别是3操作数指令。而且 每条指令完成的工作也差别

17、很大。对存储器的频 繁访问会使存储器成为瓶颈。这种类型的指令系 统现在已不用了。2.4指令集应满足哪几个基本要求？对指令集的基本要求是：完整性、规整性、高效率和兼容性。完整性是指在一个有限可用的存储空间内， 对于任何可解的问题， 编制计算程序时，指令集所提供的指令足够使用。规整性主要包括对称性和均匀性。 对称性是指所有与指令集有关的存储单元的使用、 操作码的设置等都是对称的。均匀性是指对于各种不同的操作数类型、 字长、操作种类和数据存储单元，指令的设置都要同等对待。高效率是指指令的执行速度快、使用频度高。2.5指令集结构设计所涉及的内容有哪些？ 指令集功能设计：主要有RISC和CISC两种技术

18、发展方向；（2）寻址方式的 设计：设置寻址方式可以通过对基准程序进行测试统计， 察看各种寻址方式的使用频率， 根据适用频率设置必要的寻址方式。 （3）操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有：浮点数据类型、整型数据类型、字符型、十进制数据类型等等。（4）寻 址方式的表示：可以将寻址方式编码于操作码中， 也可以将寻址方式作为一个单独的域来表示。（5）指令集格式的设计： 有变长编码格式、 固定长度编码格式和混合型编码格式 3种。2.6简述CISC指令集结构功能设计的主要目标。 从当前的计算机技术观点来看， CISC指令集结构的计算机有什么缺点？主要目标是增强指令功能， 把越来越

19、多的功能交由硬件来实现， 并且指令的数量也 是越来越多。缺点：（1） CISC结构的指令集中，各种指令的使用频率相差悬殊。 （2） CISC结构指令的复杂性带来了计算机体系结构的复杂性， 这不仅增加了研制时间和成本， 而且还容易造成 设计错误。（3）CISC结构指令集的复杂性给 VLSI设计增加了很大负担，不利于单片集成。（4） CISC 结构的指令集中，许多复杂指令需要很复杂的操作，因而运行速度慢。 （5） 在CISC 结构的指令集中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构 技术（如流水技术）来提高系统的性能。2.7简述RISC指令集结构的设计原则。答（1） 选取使用频率

20、最高的指令，并补充一些最有用的指令； （2）每条指令的功能应尽可能简单，并在一个机器周期内完成；（3）所有指令长度均相同；（4）只有Load和Store 操作指令才访问存储器，其它指令操作均在寄存器之间进行； （5） 以简单有效的方式支持高级语言。2.8指令中表示操作数类型的方法有哪几种？操作数类型有两种表示方法： （ 1）操作数的类型由操作码的编码指定， 这是最常见 的一种方法； （2）数据可以附上由硬件解释的标记，由这些标记指定操作数的类型，从而选 择适当的运算。2.9表示寻址方式的主要方法有哪些？简述这些方法的优缺点。表示寻址方式有两种常用的方法： （1 ）将寻址方式编于操作码中， 由操

21、作码在描述 指令的同时也描述了相应的寻址方式。 这种方式译码快， 但操作码和寻址方式的结合不仅增 加了指令的条数，导致了指令的多样性， 而且增加了 CPU寸指令译码的难度。（2）为每个操作数设置一个地址描述符， 由该地址描述符表示相应操作数的寻址方式。 这种方式译码较慢， 但操作码和寻址独立，易于指令扩展。2.10通常有哪几种指令格式，请简述其适用范围。 （1） 变长编码格式。如果系统结构设计者感兴趣的是程序的目标代码大小，而不 是性能，就可以采用变长编码格式。 （ 2）固定长度编码格式。如果感兴趣的是性能，而不是程序的目标代码大小，则可以选择固定长度编码格式。 （3） 混合型编码格式。需要兼

22、顾降低目标代码长度和降低译码复杂度时，可以采用混合型编码格式。2.11根据CPU性能公式简述RISC指令集结构计算机和 CISC指令集结构计算机的 性能特点。CPU性能公式：CPU时间=IC X CPI X T其中，IC为目标程序被执行的指令条数， CPI为指令平均执行周期数，T是时钟周期的时间。相同功能的CISC目标程序的指令条数 ICcisc少于RISC的ICrisc,但是CISC的CPIcisc和 Tcisc都大于RISC的CPIrisc和Trisc,因此，CISC目标程序的执行时间比 RISC的更长。第 3 章 流水线技术3.1 解释下列术语流水线： 将一个重复的时序过程，分解成为若干

23、个子过程， 而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。静态流水线： 指在同一时间内， 多功能流水线中的各段只能按同一种功能的连接方式工作的 流水线。 当流水线要切换到另一种功能时， 必须等前面的任务都流出流水线之后， 才能改变 连接。动态流水线： 指在同一时间内， 多功能流水线中的各段可以按照不同的方式连接， 同时执行 多种功能的流水线。它允许在某些段正在实现某种运算时，另一些段却在实现另一种运算。部件级流水线： 把处理机中的部件进

24、行分段， 再把这些部件分段相互连接而成。 它使得运算 操作能够按流水方式进行。这种流水线也称为运算操作流水线。处理机级流水线： 又称指令流水线。 它是把指令的执行过程按照流水方式进行处理， 即把一 条指令的执行过程分解为若干个子过程，每个子过程在独立的功能部件中执行。处理机间流水线： 又称为宏流水线。 它是把多个处理机串行连接起来， 对同一数据流进行处 理，每个处理机完成整个任务中的一部分。 前一个处理机的输出结果存入存储器中， 作为后 一个处理机的输入。线性流水线：指各段串行连接、 没有反馈回路的流水线。 数据通过流水线中的各段时， 每一 个段最多只流过一次。非线性流水线：指各段除了有串行的

25、连接外，还有反馈回路的流水线。顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。乱序流水线： 流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同， 允许后进入 流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。流水线的加速比： 使用顺序处理方式处理一批任务所用的时间与按流水处理方式处理同一批 任务所用的时间之比。流水线的效率： 即流水线设备的利用率， 它是指流水线中的设备实际使用时间与整个运行时 间的比值。数据相关 ：考虑两条指令 i 和 j ，i 在 j 的前面，如果下述条件之一成立，

26、则称指令 j 与指令 i 数据相关：（ 1）指令 j 使用指令 i 产生的结果；（2）指令j与指令k数据相关，而指令 k又与指令i数据相关。名相关：如果两条指令使用了相同的名， 但是它们之间并没有数据流动， 则称这两条指令存在名相关。控制相关：是指由分支指令引起的相关。它需要根据分支指令的执行结果来确定后面该执行 哪个分支上的指令。反相关：考虑两条指令i和j，i在j的前面，如果指令j所写的名与指令i所读的名相同， 则称指令i和j发生了反相关。输出相关：考虑两条指令 i和j，i在j的前面，如果指令j和指令i所写的名相同，则称 指令i和j发生了输出相关。换名技术：名相关的两条指令之间并没有数据的传

27、送， 只是使用了相同的名。 可以把其中一条指令所使用的名换成别的，以此来消除名相关。结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。数据冲突：当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。控制冲突：流水线遇到分支指令或其它会改变 PC值的指令所引起的冲突。定向：用来解决写后读冲突的。在发生写后读相关的情况下，在计算结果尚未出来之前，后 面等待使用该结果的指令并不见得是马上就要用该结果。 如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以避免停顿。写后读冲突：考虑两条指令 i和j，且i在j之前进入流水线，指令j用到指令i的计算结 果，而且在i将结果写入寄存器之前就去读该寄存器，因而得到的是旧值。读后写冲突：考虑两条指令 i和j，且i在j之前进入流水线，指令j的目的寄存器和指令i的源操作数寄存器相同，而且 j在i读取该寄存器之前就先对它进行了写操作，导致 i读到的值是错误的。写后写冲突：考虑两条指令 i和j，且i在j之前进入流水线，指令j和指令i的结果单 元（寄存器或存储器单元）相同，而且 j在i写入之前就先对该单元进行了写入