电工电子技术A2实验指导书Word格式文档下载.docx

1、3、输出电阻 五、实验内容和步骤1调节并测量静态工作点接通直流电源前，先将RW调至最大，输入端接地。接通12V电源、调节RW，使IC2.0mA（即UE2.0V）， 用直流电压表测量UB、UE、UC及用万用表测量RB2值。记入表21。表2-1 IC2.0 mA测量值计算值UB（V）UE（V）UC（V）RB2（K）UBE（V）UCE（V）IC（mA）2.测量电压放大倍数、输入电阻、输出电阻在放大器输入端加入频率为1KHz的正弦信号uS，调节函数信号发生器的输出旋钮使放大器输入电压Ui10mV至15mV，同时用示波器观察放大器输出电压uO波形，在波形不失真的条件下用交流毫伏表测量下述US 、Ui 、

2、UO值，并用双踪示波器观察uO和ui的相位关系，记入表22。表22 Ic2.0mA RL（K）USUiUO（V）AuRiR0ui波形uO波形243观察静态工作点对输出电压波形的影响在第二步的实验电路中，测出UCE值，记录输出波形。再逐步加大输入信号，使输出电压u0 足够大但不失真。 然后保持适当输入信号不变，分别增大和减小RW，改变静态工作点，直到输出电压波形出现较明显的饱和或截止失真，绘出所观察到的u0波形，并测出失真情况下的IC和UCE值，记入表23中。每次测IC和UCE 值时都要将信号源的输出旋钮旋至零。表23 RC2.4K RL UimV失真情况晶体管工作状态20实验二 计数器及其应用

3、1 学习用集成触发器构成计数器的方法2 掌握中规模集成计数器的使用方法及功能测试方法3 运用集成计数器构成1N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数器的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器

4、件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。1、 用D触发器构成异步二进制加减计数器图7-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T触发器，再由低位触发器的端和高一位的CP端相连接。 图 7-1若将图7-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器3 中规模十进制计数器74LS90，其内部是由四个下降沿J-K触发器组成的两个独立计数器。一个是二进制计数器，为时钟脉冲输入端，Q0为输出端；另一个是异步五进制计数器，为时钟脉冲输入端，Q3Q2Q1为输出端。R0A、R0B称异步复位（清零

5、）端，S9A、S9B称异步置9端。表7-1是该计数器功能表。由该表可见：（1）复位端R0A= R0B=1以及置9端S9A或S9B之中有一个接“0”就实现计数器清零，即Q3Q2Q1Q0=0000。（2）置9端S9A= S9B=1以及复位端R0A或R0B状态任意就实现计数器置“9”，即Q3Q2Q1Q0=1001。（3）正常计数时，必须使R0A或R0B之中有一个接“0”，同时R9A或S9B之中有一个接“0”。表7-1输 入 端输 出 端复 位 端置 9 端Q3Q2Q1Q0R0AR0BS9AS0B11 计 数由74LS90组成十进制计数器、六进制计数器的原理电路如图7-2（a）、（b）所示。在图7-2

6、（a）中计数脉冲送入端，从Q0输出端接端、这就组成8421BCD码十进制加法计数器。其功能如表7-2（a）所示。表7-2 计数器功能表 （a）8421BCD码十进制计数器 （b） 六进制计数器计数脉冲输 出2345678910图7-2（b）是采用反馈置零法组成的六进制计数器原理图。在该电路中将Q1Q2分别反馈到R0A、R0B复位端。计数器由0000开始计数到出现Q3Q2Q1Q0=0110，就使R0A=R0B=1，于是计数器强迫立即清零。这样0110状态只是在第六个时钟脉冲下降沿瞬间出现，亦即计数器只能出现完整的六个状态，故称它为六进制计数器。其功能如表7-2（b）所示。 （a）十进制（8421

7、BCD码）计数器 （b）六进制计数器 图7-2 74LS90接成十进制、六进制计数器的原理图三、实验内容1用74LS74或CC4013D触发器构成4位二进制一步加法计数器。 按图7-1连接，RD接至逻辑开关输出插口，将低位CPO端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示输入插口。 2用74LS90构成十进制和六进制，按图7-2接线，在端加入手动单次脉冲，观察Q3、Q2、Q1、Q0状态记在自拟表格中。 实验三 集成运算放大器的基本应用模拟运算电路一、 实验目的1研究由集成运算放大器组成的比例、加法、减法和积分等基本运算电路的功能。2了解运算放大器在实际应用时应考虑的一些问题。12

8、V直流电源，函数信号发生器，双踪示波器，交流毫伏表，数字万用表，集成运算放大器LM324、电阻、电容器若干。1复习集成运放线性应用部分内容，并根据实验电路参数计算各电路输出电压的理论值。2在反相加法器中，如Ui1和Ui2均采用直流信号，并选定Ui2=1V，当考虑到运算放大器的最大输出幅度（12V）时，Ui1的大小不应超过多少伏？3为了不损坏集成块，实验中应注意什么问题？集成运算放大器是一种具有高电压放大倍数的直接耦合多级放大电路。当外部进入不 图4-1同的线性或非线性元器件组成输入和负反馈电路时，可以灵活地实现各种特定的函数关系。在线性应用方面，可组成比例、加法、减法、积分、微分、对数等模拟运

9、算电路。基本运算电路1） 反相比例运算电路电路如图4-1所示。对于理想运放，该电路的输出电压与输入电压之间的关系为Uo= -为了减小输入级偏置电流引起的运算误差，接入平衡电阻R=R1Rf。2） 同相比例运算电路图4-2是同相比例运算电路，它的输出电压与输入电压之间的关系为Uo=（1+）UiR=R1Rf 图4-23） 反相加法电路电路如图4-3所示，输出电压与输入电压之间的关系为Uo= -（Ua+Ub） R=R1R2Rf4） 差动放大电路（减法器）对于图4-4所示的减法运算电路，当R1=R2，R3=Rf时，有如下关系式 Uo= （Ub-Ua） 图4-3 图4-4五、实验内容实验前要看清运放组件各

10、管脚的位置；切忌正、负电源极性接反和输出端短路，否则将会损坏集成块。1反相比例运算电路按图4-1连接实验电路，接通12V电源。在反相端加直流信号Ui，测出表4-1中所指定的各电压，计算放大倍数。表 4-10.2V0.4V0.7V-0.3V-0.5VUo实测值AfUo计算值2同相比例运算电路按图4-2连接实验电路。实验步骤同上，将结果记入表4-2.表 4-23.反相加法运算电路按图4-3连接实验电路。实验步骤同上，将结果记入表4-3表 4-3UaUb0.3V-0.8V-0.1V0.8V4.减法运算电路按图4-4连接实验电路。实验步骤同上，将结果记入表4-4表 4-4-0.2V实验四 组合逻辑电路

11、实验分析与设计1、掌握组合逻辑电路的分析方法与测试方法。2、能用指定芯片完成组合逻辑电路的设计。 3、用实验验证所设计的逻辑电路的逻辑功能。 4、熟悉各种集成门电路及正确使用集成门电路。二、设计要求 1、根据题意列出输入、输出真值表。 2、利用卡诺图化简，写出最简的逻辑函数表达式。3、利用指定门电路（如74LS00等）实现逻辑功能。三、实验原理1、组合电路是最常见的逻辑电路，可以用一些常用的门电路来组合成具有其它功能的门电路。2、合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的数表达式或真值表，从而确定该电路的逻辑功能。3、组合电路设计过程是在理想情况下进行的，即假设一切器件均没有延迉

12、效应，但实际上并非如此，信号通过任何导线或器件都需要一断响应时间，由于制造工艺上的原因，各器件延迟时间的离散性很大，这就有可能在一个组合电路中，在输入信号发生变化时，有可能产生错误的输出。这种输出出现瞬时错误的现象称为组合电路的冒险现象（简称险象）。四、实验内容1、分析、测试用与非门74LS00组成的半加器的逻辑功能图3-1由与非门组成的半加器电路（1） 写出图3-1的逻辑表达式（2） 根据表达式列出真值表，并画出卡诺图判断能否简化ABZ1Z2Z3SC（3） 根据图3-1，A、B两输入接至逻辑开关的输出插口。S、C分别接至逻辑电平显示输入插口。按下表的要求进行逻辑状态的测试，并将结果填入表中，同时与上面真值表进行比较，两者是否一致。2、分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。图3-2半加器电路 根据半加器的逻辑表达式可知，半加器和S是A、B的异或，而进位C是A、B的相与，故半加器可用一个集成异或门和二个与非门组成，如图3-2所示。测试方法同1.（3）项，将测试结果填入自拟表格中，并验证逻辑功能。五、实验预习要求1、 学习组合逻辑电路的分析方法。2、 学习用与非门和异或门等构成半/全加器的工作原理。3、 学习用指定逻辑门电路构成组合逻辑电路的方法。六、实验报告1、整理实验数据、图表，并对实验结果进行分析讨论。2、总结组合电路的分析与测试方法。