数字电路实验报告资料Word下载.docx

1、密码锁实验真值表X2实验结果分析：由真值表可知：当 ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯 X1灭，灯X2亮。由此可见，该密码锁的密码 ABCD为1001。因而，可以得到：X1 ABCD, X2 X1。实验二组合逻辑实验（一）半加器和全加器一、 实验目的1.熟悉用门电路设计组合电路的原理和方法步骤。二、 预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。2.复习二进制数的运算。（1） 用“与非”门设计半加器的逻辑图。（2） 完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图。（3） 完成用“异或”门设计的3变量判奇电路的原理图。二、参考兀件1.74LS283

2、 （集成超前4位进位加法器） 2.74LS00 （四2输入与非门）3.74LS51 （双与或非门） 4.74LS136 （四2输入异或门） 四、实验内容A Bj ? A ? Ab ? Bj用与非门组成半加器 由理论课知识可知：Si Ai Bi Aj Bi Ai BiCj Aj Bj Aj Bj根据上式，设计如下电路图:得到实验数据表格所得如下:被加数A加数Bi和Si新进位Ci用异或门、与或非门、与非门组成全加器 由理论课知识可知：S = A Bi Ci 1G = ABj （A Bi）Ci i根据上式，设计如下电路：实验数据表格所得如下:用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输

3、出为1,否则为0。根据题目要求可知：输出 L ABC ABC ABC ABC A B C,则可以设计出如下电路：U1AVCC5VR11k QR2R2XLC174LS136DrU2BErr根据上图，可以得到如下实验数据表格:输入A输入Bcr 1输入C1 1输出L“ 74LS283全加器逻辑功能测试当加数和被加数分别为 0111和0001时当加数和被加数分别为 1001和0111时利用74LS283进行如下表格中的测试：被加数A4A3A2A101111001加数 B4B3B2B10001前级进位C;0或1和 S4QS2S11000 或 10010000 或 0001新进位C40或01或1实验三组合

4、逻辑实验（二）数据选择器和译码器的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。预习内容1.了解所用元器件的逻辑功能和管脚排列2.复习有关数据选择器和译码器的内容3.用八选一数据选择器产生逻辑函数L ABC ABC ABC ABC和L A B C4.用3线-8线译码器和与非门构成一个全加器四、实验内容1.数据选择器的使用：当使能端EN=O时，丫是A2、A、A和输入数据DoD7的与或函数，其表7达式为：Y mj? Dj。式中mi是A?、A、A构成的最小项，显然当Di =1时,i 0其对应的最小项mi在与或表达式中出现。当Di =0时，对应的最小项就不出现。 利用这一点，不

5、难实现组合逻辑电路。将数据选择器的地址信号 A、A、Ao作为函数的输入变量，数据输入Do- D7 作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端 EN始终保 持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。用八选一的数据选择器74LS151产生逻辑函数L ABC ABC ABC ABC将上式写成如下形式：L叶。！ m3D3 m6D6 m7D7。该式符合表达式1的标准形式，显然D1、D3、D6、D7都应该等于1,而式中没有出现的最小项 mo、m?、 m4、m5，它们的控制信号Do、D2、D4、D5都应该等于0,由此可画出该逻辑 函数产生器的逻辑图：U1经过实验验证，

6、得到如下真值表:L0 :由实验所得真值表可知：此逻辑电路能实现逻辑表达式L ABC ABC ABC ABC 的功能。用八选一的数据选择器74LS151产生逻辑函数L A B C，根据上述原理自行设计逻辑图，并验证实际结果。 L A B C = m（1,2,4,7）由以上最小项形式可以设计如下逻辑电路图：5V U174LS151D气了 GND实验测的真值表如下:2由真值表可看出，当A、B、C 3个输入变量中1的个数为奇数时，输出为1, 否则输出为0。2.3线-8线译码器的应用用3-8线译码器74LS 138和与非门构成一个全加器，写出逻辑表达式并设 计逻辑电路图。验证实际结果。全加器的和Si与新

7、进位Ci的表达式如下：S = A Bi G 1 = A BC i 1 AjBi Ci 1 A Bi G 1 ABC i 1 = m（1,2,4,7）Ci = Aj Bi （A Bi）Ci 1 = ABC i 1 A BQi 1 ABiCi 1 ABC i 1 = m（3,5,6,7）做出如下逻辑电路图:COaABCG1o 1234567 丫丫 丫丫丫丫丫丫21Jgnd74LS138D2.5 VU2An74LS20DU3B通过实验得到如下真值表:AiCi-1SiCiDIo :01通过真值表中的数据可以看出，按照上图的逻辑电路可以做成全加器。3.扩展内容 用一片74LS151构成四变量的判奇电路。

8、l ABCd ABcd AbCd Abcd abcd abcd abCd abcdm0D gD m2D m3D muD mD m6D m7D画出如下电路图：:P 0P 1r 1 :0 ：实验四触发器和计数器1、实验目的1.熟悉触发器的基本逻辑功能和原理2.了解二进制计数器的工作原理3.设计并验证十进制、六进制计数器二、预习内容1.复习有关R-S触发器，J-K触发器，D触发器的内容。2.预习有关计数器的工作原理。3.用J-K触发器组成三进制计数器，设计电路图。4.用74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器 设计电路图。4.74LS63 可预置四位二进制计数器（同步清

9、零） 四、实验内容1.RS触发器逻辑功能测试用一块74LS00与非门构成R-S触发器，用万用表测量Q及Q的电位，并记录于下表中：RSQQ触发器电位低电位高电位保持不确定2.六进制计数器U3V1QAQBQCQDENPRCOENTLOAD CLRCLK1534561014131211C3.十进制计数器GND74LS163DDCD_HEX20 H5 VQA QB QCDCD HEXgnGND4.六十进制计数器浄CLKD 74LS163DU2A 74LS00D50 Hzu6LOADCLR呻 74LS163D9U5A 74LS00DCLKU4GND5V 3ABCD OQ Q QQ CPN N AB c

10、D I E EI U6B74LS00DU2实验五数字电路综合实验1.学会计数器、译码器、显示器等器件的使用方法。2.学会用它们组成具有计数、译码、显示等功能的综合电路，并了解它们的工 作原理。1.复习有关计数器、译码器、寄存器、显示器的内容2.熟悉有关元器件的管脚排列。3.设计十进制计数译码显示电路。画出电路器。二、参考元件译码器74LS248计数器74LS169共阴极七段显示器各一片按自行设计电路图接线2.合上电源。当计数器预置初始状态“ 0000”后，将“置数”改为“ 1”态, 由CP输入1HZ的连续方波。检查输入脉冲与显示器上显示的十进制数字是 否相符。五、分析实验结果并讨论 利用上述方

11、法，能否扩大成 0-99的计数、译码、显示电路？计数器的进位 如何实现？答：可以扩大成100进制的计数、译码显示电路，利用两块计数器、两块译码器 和两个显示器，组合后就能有以上功能。可以设计成如下电路：期末考试数字秒表1.了解数字计时装置的基本工作原理和简单设计方法。2.熟悉中规模集成器件和半导体显示器的使用。3.了解简单数字装置的调试方法，验证所设计的数字秒表的功能。1.N进制计数器、一码显示电路的工作原理和设计方法。2.所用器件的功能和外部引线排列。集成元件：555定时器 一片，74LS248两片，74LS163两片，LED两片，74LS00 两片。二极管1N4148 一个；电位器100k 个；电阻、电容若干。四、 设计内容及要求0059设计一个数字秒表电路，电路包含秒脉冲发生器、计数、译码，显示 秒。2.具有清零、停止、启动功能。五、 原理框图数码显示电路译码电路秒计数器控制电路秒信号发生器ENP ENT六、实验原理图U5S1AKey = Space3AI oU4B 74LS00DS2BKeyp?GN|! U9BA Be DABC DQ QQ Q8BU7AU6