苏州科技学院集成电路设计实验Word文档格式.docx

1、（5）显微镜细调焦距。（6）控制显微镜载物台，进行扫描观察芯片表面结构，并用计算机保存各块图像（7）打印所有图片并拼合。实验报告： （ 1 ）实验目的； （2）实验内容； （3）所用仪器设备；（4）实验步骤；（5）图片拼合总体图；（6）小结。（每个小组交一份报告）实验二 CMOS电路版图设计 1、学习CMOS电路的版图设计方法和设计流程。 2、学习版图设计软件L-edit使用。 3、理解CMOS电路中MOS器件的纵向结构和工艺流程。 4、掌握P阱CMOS工艺下的设计规则。 5、设计CMOS电路中异或门的逻辑结构和版图。1、设计CMOS电路中异或门的电路能够实现同或逻辑功能，2、设计的版图满足P

2、阱CMOS电路的版图设计规则。1、异或门逻辑功能：Y=AB A BY1 00 11 11 2、P阱CMOS工艺下CMOS电路版图结构（反相器为例）3、P阱CMOS工艺的设计规则实验仪器与器件：微型计算机 版图设计软件L-edit。1、学习P阱CMOS工艺的设计规则 2、在L-edit环境下设置图层结构、栅格尺寸和设计规则。 3、设计异或门逻辑结构和版图草图； 4、设计编辑出异或门的版图文件。思考题：（1） CMOS电路结构有何特点；（2） MOS管级联在版图中如何实现。（1）实验目的；（2）实验原理；（3）实验环境要求；（4）电路图设计结果；（5）版图设计结果（6）小结实验三 CMOS电路的参

3、数测试实验目的1、掌握CMOS电路的逻辑功能和器件的使用规则2、学会CMOS电路主要参数的测试方法实验原理1、CMOS电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是：（1）功耗低，其静态工作电流在A数量级，是目前所以数字集成电路中最低的，而TTL器件的功耗则大得多。（2）高输入阻抗，通常大于，远高于TTL器件的输入阻抗。（3）接近理想的传输特性，输出高电平可达电源电压的99.9%以上，低电平可达电源电压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声绒容限很高。（4）电源电压范围广，可在+2V+7V

4、范围内正常运行。（5）由于有很高的输入阻抗，要求驱动电流很小，约0.1微安，输出电流在+5V电源下约为500微安，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取1020.2、CMOS门电路逻辑功能尽管CMOS与TTL电路内部结构不同，但他们的逻辑功能完全一样。本实验结果参考反相器74HC04的基本静态参数。3、CMOS电路的使用规则由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端

5、上感应出很高的电压，以至损坏器件。CMOS电路的使用规则如下：（1）接电源正极，接电源负极（通常接地），不得反接。 （2）所有输入端一律不准悬空闲置输入端的处理方法：a）按照逻辑要求，直接接（与非门）或（或非门）。b）在工作频率不高的电路中，允许输入端并联使用。 （3）输出端不允许直接与或连接，否则将导致器件损坏。 （4）在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。 （5）所有的测试仪器必须良好接地；实验设备与器件1、+5V直流电源 2、双踪示波器3、连续脉冲源 4、直流数字电压表5、直流毫安表 6、CMOS反相器样品7、芯片测试台实验内容1.测试一个CMOS反相器的、

6、（单位：mA）0.0012.测试一个CMOS反相器的传输特性（一个输入端作为信号输入）。V）Vi0.10.20.30.40.50.60.70.80.9Vo（+）5.025.01Vo（-）1.01.11.21.31.41.51.61.71.81.93.163.032.972.02.12.22.32.42.52.62.72.82.93.022.882.852.822.752.672.622.592.542.902.912.862.782.732.702.572.483.03.13.23.33.43.53.63.73.83.92.472.412.362.250.004.04.14.24.34.44.

7、54.64.74.84.93.测试一个CMOS反相器的功耗特性（一个输入端作为信号输入）。实验报告1、整理实验结果，用坐标纸画出传输特性曲线。2、根据实验结果，并判断被测电路的功能好坏。实验4 多功能寄存器设计掌握现代数字系统的设计流程和设计方法。 掌握数字逻辑功能模块的仿真技巧。 掌握硬件描述语言Verilog HDL进行编程。 掌握熟悉系统仿真软件ModelSim的应用。用VeilogHDL语言设计四位移位寄存器，要求具有复位、置数、左移、右移以及加法计数及减法计数功能。寄存器时能够存储一组二进制数的功能电路，在不同的控制信号作用下，能够具有保持、置数及其它行为功能。多能移位寄存器除了具有

8、传统意义上的移位寄存其功能以外还可以扩展有计数器功能。即在复位信号作用下，进行复位，停止复位后，在置数信号作用下，能对寄存器进行置数，停止置数后在时钟信号作用下，实现逐位移位功能，在功能转换后实现计数器功能。对应的功能表及其示意图如下。 注： 1*=Q3Q2Q1Q02*=功能仿真是编辑设置输入的变化信号，调用电路模块通过仿真工具得到对应的输出信号波形。输入信号波形既可以用图形法编辑，也可以用硬件描述语言描述，其核心是具有输入的信号的所有可能情况及其行为变化过程。本实验是用ModelSim进行仿真，因此要采用硬件描述语言编写testbench。有关ModelSim使用见使用说明。（1）程序编写；（2）程序编译；（3）testbenh程序设计编写（4）ModelSim下仿真 （5）结果分析及其结论实验五 系统仿真设计学习数字系统中Test Bench 设计和仿真软件ModelSim的使用。设计多功能寄存器/串并行乘法器等模块的的仿真Test Bench。要求设计的Test Bench能够验证多功能寄存器/串并行乘法器等模块的所有功能。使用Verilog HDL编辑多功能寄存器/串并行乘法器等模块的输入信号变化波形，调用多功能寄存器/串并行乘法器等模块进行功能模拟，对应的原理示意图和功能表如下。（3）ModelSim操作步骤；（4）功能仿真和时序仿真； （5）结果分析。