组成原理考前辅导复习考试题Word文档下载推荐.docx

1、B、只有程序存储在存储器C、数据和程序都存储在存储器D、数据和程序都不存储在存储器3、向量中断与非向量中断的区别在于 D A、非向量中断是单一中断源的中断，而向量中断是多中断源的中断B、非向量中断只有中断处理程序入口，而向量中断有多个中断处理程序入口C、非向量中断是单级中断，而向量中断可以实现多级中断D、非向量中断不能作为中断隐指令，而向量中断可以形成隐指令。4、下列几项中，不符合RISC指令系统特点的是 B A、指令长度固定，指令种类少B、寻址方式种类尽量多，指令功能尽可能强C、增加寄存器的数目，以尽量减少访存次数D、选取使用频率最高的一些简单指令以及很少用但不复杂的指令5、现代计算机组织结

2、构是以 B 为核心，其基本结构遵循冯诺依曼思想A、寄存器 B、存储器 C、运算器 D、控制器6、某机字长64位，其中1位符号位，63位尾数，若用定点小数表示，则最大正小数为： B A、+1-2（-64） B、+1-2（-63） C、264 D、2637、下列论述中，正确的是 D A、已知X原求X补的方法是：在X原的末位加1B、已知X补求-X补的方法是：在X补的末位加1C、已知X原求X补的方法是：将尾数连同符号位一起取反，再在末位加1D、已知X补求-X补的方法是：8、浮点数的表示范围取决于 A A、阶码的位数 B、尾数的位数 C、阶码采用的编码 D、尾数采用的编码9、在2424点阵的汉字字库中，

3、一个汉字的点阵占用的字节数为 D A、2 B、9 C、24 D、7210、假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的编码是 B A、10011010 B、11010000 C、11010111 D、1011100011、运算器的核心部分是 C A、数据总线 B、累加寄存器 C、算术逻辑运算单元 D、多路开关12、在浮点运算中下面的论述正确的是 C A、对阶时应采用向左规格化B、对阶时可以使小阶向大阶对齐，也可以使大阶向小阶对齐。C、尾数相加后可能会溢出，但可采用向右规格化的方法得出正确结论D、尾数相加后不可能得出规格化的数13、主存中的程序被执行时，首先要将从内存中读出的指令存

4、放到 D A、程序计数器 B、地址寄存器 C、指令译码器 D、指令寄存器14、某存储器按字节编址，要求数据传输率达到8106字节/秒，则应选用存储周期为 D 的存储芯片。A、800ns B、250ns C、200ns D、120ns15、为了协调计算机系统中各个部件的工作，需要有一种器件来提供统一的时钟标准，这个器件是 C A、总线缓冲器 B、总线控制器 C、时钟发生器 D、操作命令产生器16、在指令的地址字段中直接指出操作数本身的寻址方式，称为 B A、隐含地址 B、立即寻址 C、寄存器寻址 D、直接寻址17、支持实现程序浮动的寻址方式称为 B A、变址寻址 B、相对寻址 C、间接寻址 D、

5、寄存器间接寻址18、在一地址指令格式中，下面论述正确的是 C A、只能有一个操作数 ，它由地址码提供 B、一定有两个操作数，另一个是隐含的C、可能有一个操作数，也可能有两个操作数 D、如果有两个操作数，另一个操作数一定在堆栈中。19、程序控制类指令的功能是 D A、进行算术运算和逻辑运算 B、进行主存与CPU的之间的数据传送C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 20、算数右移指令执行的操作是 B A、符号位填0，并顺次右移1位，最低位移至进位标志位B、符号位不变，并顺次右移1位，最低位移至进位标志位C、进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D、符号

6、位填1，并顺次右移1位，最低位移至进位标志位21、CRT的分辨率为1024768像素，像素的颜色数为256，为保证一次刷新所需数据都存储在显示缓冲存储器中，显示缓冲存储器的容量至少为 B A、512KB B、1MB C、256KB D、2MB22、在下列机器数中，哪种表示方式下零的表示形式是唯一的 B A、原码 B、补码 C、反码 D、都不是23、IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的最大规格化正数为 A A、+2-2（23）2（127） B、+1-2（23）2（127）C、 +2-2（23）2（255） D、2（127）-2（23）

7、 24、DMA方式用来实现 D A、CPU和内存之间的数据传送B、外围设备和外围设备之间的数据传送C、CPU和外围设备之间的数据传送D、内存和外围设备之间的数据传送25、在多总线结构的计算机系统中，采用 D 方法，对提高系统的吞吐率最有效。A、多端口存储器 B、提高主存的工作速度C、交叉编址存储器 D、高速缓冲存储器26、异步控制常用于 A 中，作为其主要的控制方式。A、单总线机构计算机中，CPU访问内存与外围设备B、微型机中的CPU控制C、采用组合逻辑控制方式实现的CPU D、微程序控制器27、周期挪用方式常用于 A 中A、直接存储器存取方式的输入输出B、直接程序控制传送方式的输入输出C、C

8、PU的某些寄存器与存储器之间的直接程序控制传送D、程序中断方式的输入输出28、I/O接口中的数据缓冲器的作用是 A A、用来暂存外围设备与CPU之间传送的数据B、用来暂存外围设备的状态C、用来暂存外围设备的地址D、以上都不是29、一台可以显示256种颜色的彩色显示器，其每个像素对应的显示存储单元的长度（位数）为 B A、16位 B、8位 C、256位 D、9位 30、同步通信之所以比异步通信具有较高的传输速率是因为： B A、同步通信不需要应答信号B、同步通信用一个公共的时钟进行操作同步C、同步通信方式的总线长度较短D、同步通信中，各部件存储时间比较接近3、判断题1、计算机总线用于传输控制信息

9、，数据信息和地址信息的设施。 （ ）2、浮点运算器中的阶码部件可实现加、减、乘、除运算。 （ ）3、一个更高优先级的中断请求可以中断另一个中断处理程序的执行。 （ ）4、主存与磁盘均用于存放程序和数据，一般情况下，CPU从主存获取指令和数据，如果在主存中访问不到，CPU才到磁盘中取得指令和数据。 （ 5、利用堆栈进行算术/逻辑运算的指令可以不设置地址码。 （ ）6、决定计算机运算精度的主要技术指标是计算机的字长。7、控制存储器是用来存放微程序的存储器，它的速度应该比主存储器的速度快。（ ）8、使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高祖（浮空）三种状态 （ ）9、

10、USB提供的4条连线中有2条信号线，每一条信号线可以连通一台外设，因此在某一时刻，可以同时拥有2台外设获得USB总线的控制权。10、DMA控制器和CPU的可以同时使用总线工作。11、数据引脚和地址引脚越多芯片容量越大。 （ ）12、由于微程序控制器采用了存储逻辑，结构简单规整，电路延迟小，而组合逻辑控制器结构复杂，电路延迟大，所以微程序控制器比组合逻辑控制器的速度快。 （ 13、一个指令周期由若干个机器周期组成。14、加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行加法器。15、计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号、以及来自存储器和I/0这杯的响

11、应信号都由控制总线来提供信息传送通路。16、组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输控制的器件，它们是总线缓冲器和总线控制器。 （ ）17、在计算机系统中，所有的数据传送都必须由CPU控制实现。 （ 18、半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。 （ 19、存储芯片的价格取决于芯片的容量和速度。 （ ）17、20、在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到数据传送完为止，CPU不能执行别的程序。4、解答题1、早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都

12、通过运算器完成信息的传递。 随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。为了适应发展的需要，现代计算机组织结构逐步转变为以存储器为中心。2、总线的主要特点是什么？采用总线有哪些好处？总线是一组可为多个功能部件共享的公共信息传送线路。总线的主要特点是共享总线的各个部件可同时接收总线上的信息，但必须分时使用总线发送信息，以保证总线上信息每时每刻都是唯一的、不至于冲突。使用总线

13、实现部件互连的好处： 可以减少各个部件之间的连线数量，降低成本； 便于系统构建、扩充系统性能、便于产品更新换代。3、堆栈操作的特点是什么？堆栈操作是如何寻址的？计算机中的堆栈是指按先进后出（FILO）或者说后进先出（LIFO）原则进行存取的一个特定的存储区域。 堆栈操作的特点是：遵循先进后出原则进行信息的存取。数据按顺序存入堆栈称为数据进栈或压入；从堆栈中按与进栈相反的顺序取出数据称为出栈或弹出。堆栈的压入和弹出操作总是根据SP的内容按地址自动增量和自动减量方式在栈顶进行。堆栈操作的寻址方式：通常用一个寄存器或存储器单元指出栈顶的地址，这个寄存器或存储器单元称为堆栈指针SP，SP的内容永远指向

14、堆栈的栈顶。4、控制器的基本功能是什么？控制器的主要任务是：根据不同的指令、不同的状态条件，在不同的时间，产生不同的控制信号，控制计算机的各部件自动、协调地进行工作。其基本功能包括：1. 控制指令的正确执行2. 控制程序和数据的输入及结果的输出3. 异常情况和特殊请求的处理5、计算题1、已知x=2（101）（-0.100 101），y=2（100）（-0.001 111），按机器补码浮点运算步骤，计算xy补。x补=0，101；1.011 011, y补=0，100；1.110 0011）对阶：E补=00，101+11，100=00，001 0，应Ey向Ex对齐，则：Ey补+1=00，100+0

15、0，001=00，101=Ex补y补=0，101；1.111 000（1）2）尾数运算： Mx补+My补= 11.011011+ 11.111000（1）= 11.010011（1） Mx补+-My补= 11.011011+ 00.000111（1）= 11.100010（1）结果规格化： x+y补=00，101；11.010 011（1），已是规格化数 x-y补=00，101；11.100 010（1）=00，100；11.000 101 （尾数左规1次，阶码减1）4）舍入：x+y补=00，101；11.010 011（舍）x-y补 不变5）溢出：无则：x+y=2101（-0.101 101

16、）x-y =2100（-0.111 011）2、某磁盘组有16个数据纪录面，每面有256个磁道，每个磁道分为16个扇区，每个扇区包括512字节，已知磁盘内磁道直径为10英寸，外磁道直径为14英寸，转速为3600r/mim，磁头平均定位时间为15ms，求：（1）该磁盘组最大存储容量是多少？（2）该磁盘组组大位密度、磁道密度是多少？（3）该磁盘的平均存取时间、数据传输率是多少？（1）该磁盘组最大存储容量是：CnTSB1625616512B32MB225B（2）最大位密度 165128/102087位/英寸2087bpi磁道密度256/（14/210/2）256/2128道/英寸128 bpi（3）

17、平均存取时间数据传输率：Dr1683600/603932160bit/s491520B/秒480KB/s平均等待时间：60/（36002）8.3ms平均存取时间：8.31523.3 ms考虑：启动延迟传送一个扇区数据所需的时间。启动延迟未给，忽略。传送一个扇区数据所需的时间512B/480KB1.042ms8.3151.04224.3ms3、一个8K8位的动态RAM芯片，其内部结构排列成256256形式，存取周期为0.1s。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？解：采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：0.1s=25.6s采用分散刷新方式刷新间隔为：（

18、0.1s+0.1s）=51.2s采用异步刷新方式刷新间隔为:2ms4、已知x=2（-011）（-0.100 010），y=2（-010）（-0.011 111），按机器补码浮点运算步骤，计算x x补=1，101；1.011 110, y补=1，110；1.100 001 对阶：过程同（1）的1），则x补=1，110；1.101 111 2）尾数运算：Mx补+My补= 11.101111 + 11. 100001 = 11.010000Mx补+-My补= 11.101111 + 00.011111 = 00.001110 3）结果规格化： x+y补=11，110；11.010 000,已是规格化

19、数 x-y补=11，110；00.001 110 =11，100；00.111000 （尾数左规2次，阶码减2） 4）舍入：无 5）溢出： 则：x+y=2-010（-0.110 000）x-y =2-1000.111 0005、设CPU的主频为10MHZ，每个机器周期平均含4个时钟周期，该机的平均指令执行速度为1MIPS，试,求该机的平均指令周期及每个指令周期含几个个机器周期，？若改用时钟周期为0.4s的CPU芯片，则计算机的平均指令执行速度为多少MIPS？若要得到平均每秒80万次的指令执行速度，则应采用主频为多少的CPU芯片？先通过主频求出时钟周期时间，再进一步求出机器周期和平均指令周期。时

20、钟周期=1/10MHz=0.110-6s 机器周期=0.110-6s4=0.4平均指令周期=1/1MIPS=10-6s 每个指令周期所含机器周期个数=10-6s /0.410-6s =2.5个 当芯片改变后：机器周期=0.4s4=1.6s 平均指令周期=1.6s2.5=4s 平均指令执行速度=1/4s=0.25MIPS 若要得到平均每秒80万次的指令执行速度，则:平均指令周期=1/0.8MIPS=1.2510-6=1.25s 机器周期=1.25s2.5=0.5s 时钟周期= 0.5s4=0.125s CPU主频=1/0.125s=8MHz 6、磁盘组有6片磁盘，每片有两个记录面，存储区域内径2

21、2厘米，外径33厘米，道密度为40道/厘米，内层密度为400位/厘米，转速为2400转/分，问：（1）共有多少存储面可用？（2）共有多少柱面？（3）盘组总存储容量是多少？（4）数据传输率是多少？ 解：（1）若去掉两个保护面，则共有：6 2 - 2 = 10个存储面可用；（2）有效存储区域 =（33-22）/ 2 = 5.5cm 柱面数 = 40道/cm 5.5= 220道 （3）内层道周长=22 69.08cm 道容量=400位/cm69.08cm= 3454B 面容量=3454B 220道 = 759，880B 盘组总容量 = 759，880B 10面 = 7，598，800B （4）转速

22、= 2400转 / 60秒= 40转/秒 数据传输率 = 3454B 40转/秒 = 138，160 B/S 6、综合题1、设某机主频为8MHZ，每个机器周期平均含2个时钟周期，每条指令平均有4个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有4个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。计算如下：时钟周期=1/8MHz=0.125机器周期=0.1252=0.25平均指令周期=0.254=10-6

23、s 平均指令执行速度=1/10-6s=1MIPS 当参数改变后：机器周期= 0.1254=0.5平均指令周期=0.54=2平均指令执行速度=1/（210-6s） =0.5MIPS 结论：两个主频相同的机器，执行速度不一定一样。2、已知某8位机的主存采用4K4位的SRAM芯片构成该机所允许的最大主存空间，并选用模块板结构形式，该机地址总线为18位，问：（1）若每个模块板为32K8位，共需要几个模块板？（2）每个模块板内共有多少块4K4位的RAM芯片？（3）该主存共需要多少4KCPU如何选择各个模块板？（1）主存总容量 2188256K8，每个模块板为32K8位， 共需256K/32K8个模块板。（2）每个模块板内共有32K8位/4K4位16片RAM芯片。一个模块板内各芯片连接的逻辑框图：（3）该主存共需要168128片4K4位的RAM芯片。用地址高3位，通过38译码器形成各模板选择信号。