ImageVerifierCode 换一换
格式:DOCX , 页数:11 ,大小:780.92KB ,
资源ID:17411762      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/17411762.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(基于HDL十进制计数显示系统的设计Word格式文档下载.docx)为本站会员(b****6)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

基于HDL十进制计数显示系统的设计Word格式文档下载.docx

1、 * *大学*学院制实验二 基于 HDL 十进制计数、 显示系统设计一、实验原理1、 实验内容:设计具有异步复位、 同步使能的十进制计数器,其计数结果可以通过七段数码管、 发光二极管等进行显示。2、 模块端口信号说明输入信号:Cl_50m -系统采样时钟lk -待计数的时钟l -异步清零信号, 当l=, 输出复位为 0,当 cl=0, 正常计数ena-使能控制信号, 当 ena1, 电路正常累加计数,否则电路不工作输出信号:6: 0-驱动数码管,显示计数值的个位ut -1bit数据, 显示计数值向十位的进位M-共阳级数码管,公共端( 接地, 参考开发板原理图)3、 以自顶向下的设计思路进行模块

2、划分:整个系统主要设计的模块是:十进制计数模块和数码管驱动模块, 由于实验板的按键为实现硬件防抖,则需要将按键输入的时钟 ck,先通过消抖模块消抖后, 再输出至后续使用1) 十进制计数器模块设计输入:CK-待计数的时钟CL -异步清零信号, 当CR 1,输出复位为 0, 当 L =, 正常计数EN-使能控制信号, 当EN=1, 电路正常累加计数, 否则电路不工作输出:M3:0-计数值的个位。即, 在 CLK 上升沿检测到 SU= 时, SU将被置0, 开始新一轮的计数。OUT -计数值的十位进位, 即: 只有在时钟 LK 上升沿检测到 SUM=9 时,COUT将被置, 其余情况下 CO;在设计

3、中可以使用way, fese-if语句实现, 设计中注意不要在两个以上的 away模块中对同一个变量进行赋值, 否则会产生多重赋值源( multi-sour) 的问题。2) 数码管显示驱动模块( ld.v)输入: sum:0 -待显示的数值输出: t6:0 -驱动数码管的七位数值(注意下表中ot 的对应位)这是一个组合逻辑电路, 可以考虑用alays, 或者 sgn语句设计。3) 消抖模块(1)按键抖动的产生原因:通常的按键所用开关为机械弹性开关, 当机械触点断开、 闭合时,由于机械触点的弹性作用, 一个按键开关在闭合时不会马上稳定地接通, 在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴

4、随有一连串的抖动, 为了不产生这种现象而作的措施就是按键消抖。() 本次实验提供的消抖模块简介电平检查模块: 检测输入的按键是否被按下或者释放, 并分别将 H2_Sg,2H_Sig拉高,并随后拉低, 给出按键的操作信息。延时模块: 对输入的信号变化时刻进行计时并观察信号的变换情况,对输出端口进行恰当地赋值;实验资料中将给出消抖模块设计源代码。 对模块的具体设计细节不需理解, 消抖模块不要求仿真;4、扩展内容: 完成四位一体数码管的动态扫描显示。 完成从 0-9999循环计数。一、 实验步骤1、先建立一个名为hyan2的工程,在建立资源“cnt1”的riog HDL模型,完了之后,在此窗口下编辑

5、cn10的相关代码;完成以后,进行编译,看代码是否有错,代码截图如下:Testbc截图如下:仿真截图如下:2、在同一工程下简历灵一资源“ledv”的Vrilog HDL模型,建好之后,按照所给真值表进行代码编辑,完成之后同样进行编译,看是否出现错误,经过调试后得到正确代码截图如下:Ttbch后截图如下:并进行仿真:3、再建立一个消抖模块资源,并将老师所给的代码复制到窗口里,然后将两个子模块程序添加到这个资源下;完成第三部分;4、最后是顶层模块的设计,建立一个名为“zogd”的资源,将前面三个模块都添加到此资源下,并编写相关代码,截图如下:5、写好约束文件,建立一个nt.uc文件,并将第一行改成

6、实验指导书上所要求的,完成这步之后,由于实验时间有限,后面的就没有完成了。二、 实验结果及分析仿真结果如下截图所示:三、 实验思考题解答(实验指导书要求的思考题)1、 如何用两个或一个 ways 实现十进制计数模块? 写出相应代码。modulecounte(clk,cr,E,C,ata_o);inpt cl,E;inutcr;outpt 3:0data_ou;outpu;regC;reg 3: aa_out;nitalbegin C=0; data_u;eays (posedge cor posede cl ) gin f(clr) ben dt_out=0; =; end els ein i

7、(E) begi if(daub101) begin data_ot=daa_out+1; C=; end else en da_ot=0; =1; nd end end end enddul2、如何用always, 或assi 实现数码管的驱动设计?mdle sg(datain,dataot);input3:0 dtain;output 6:0 daa_out;rg 6:0 at_out;lays (data_in)beiata_ot=711111; cse(data_in) 4b000:ata_u7b011111; 40001:data_out=700010;b0010:ata_out=1

8、01111; 4b0011:ataut7100111; 4b000:dat_=7b10010; b0101:dut=7111101; 4b01:atao=7b111101; b01:data_out=7000011; 4b00:at_b111111; 4b1:ata_out=71101111; 41010:data_=7111011;b11:daa_ut=7b1111100; 4b1100:datout7b111001; 4b1101:a_u701111;b110:dta_out=7b11101; 4b1111:ta_ou=110001; eal; enaeen3、 比较实验一与实验二的实验过

9、程, 说明原理图输入法与 HL 输入法的不同的应用环境。通过两次实验对PG及ISE工具的学习,认识到:原理图输入法繁琐、效率低,一般只应用于小系设计或复杂系统的顶层模块连接。引荐描述语言HL,适用于复杂系统设计要求的输入方式,可以有效的表达、传达设计者的设计意图,快速实现作者的设计思想。、CHIPCPE 调试和仿真有何区别?前者是对代码当中出现的错误进行检查,重点在过程;而后者则是一种虚拟的结果的分析。四、 体会这次实验虽然和第一次实验的题目都一样,但区别在于前者是通过电路原理图来实现,而这次实验室靠编写代码来实现同样的功能。我觉得写代码要更难一些,但是很能锻炼我们,在自己编写的过程中,我们队理论课上老师讲的一些语法规则,语句等的使用,都有了更深入的了解和认识,而且在对仿真结果的分析,更能结合这个模块要实现的功能来进行分析,但不足的是,每次都不能把握时间将代码下载到硬件里,希望下次能有所改变。

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1