IC工艺及版图设计课程设计模板Word文件下载.docx

1、专 业:学 号:日 期 20 年 月 日20 年 月 日 指导教师: 华侨大学厦门专用集成电路与系统重点实验室-2012-目 录1设计的任务与要求12.电路原理图与模块划分13.模块电路版图设计53.1 模块1电路原理图63.2 使用棍棒图对模块1电路进行预布图63.3模块1实际版图63.4 模块2电路原理图63.5 使用棍棒图对模块2电路进行预布图63.6模块2实际版图63.7 模块3电路原理图63.8 使用棍棒图对模块3电路进行预布图63.9模块3实际版图64.整体电路版图及验证104.1整体电路版图布局方案64.2整体电路版图布局64.3 DRC验证结果64.4 LVS验证结果65.经验

2、体会15一设计任务与要求：设计任务：本实验的任务为设计一个功能的电路的版图设计要求：1.分层次划分电路图2.使用棍棒图进行版图预布图设计3.基于CSMC 0.5um DPTM工艺完成模块电路版图设计4.基于CSMC 0.5um DPTM工艺完成整体电路版图设计并完成DRC/LVS验证二电路原理图与电路模块划分：整体电路图如下图所示：电流镜由一个NOTA电路与POTA电路两个模块构成。本电路主要需要完成下列两部分版图设计1 NOTA版图2 POTA版图三模块电路版图设计：3.1 模块1电路原理图该模块不要求匹配故基本上没有进行匹配，布局基本上参照原理图的排布。3.3 电路模块1的实际版图版图面积

3、约70um X 50um （取整到10um）电路修改：无 3.7 模块2 POTA电路图3.9 POTA（模块2）实际电路图版图面积：70um X 160um 四整体电路版图设计及验证：4.1 整体版图布局方案 参照原理图布局4.2 整体版图结构版图面积约：220um X 460um4.2 DRCDRC.ResultDRC Summary报告（下拉找到各层统计数据）粘贴实验报告统计数据必须和实际结果一致。4.3 LVSLVS ReportLVS端口/连线/器件数量报告（原始报告）LVS端口/连线/器件数量报告（最终报告）5课程设计体会总结：最大的收获是解决问题的思路。我第二个模块画了5天，重画

4、了两次但还是LVS有12个错误，也找了同组不同组很多同学帮忙看了都找不出来，对照原理图改了，各种对齐还是不行，一直纠结三极管是不是连的不够好，某哥还来说什么要BJT黄框对齐，要旋转等误导性的话，之后下了决心从头到尾再看最后一次。结果发现一个细节，当我把A2换成A1后错误数量虽然不变但报错的线路变了。所以我不再问别人这里为什么错了这种小白的话而是问假设我线全对，还有没可能因为其他设置问题出错以及A2是不是要设置什么不然A2全报错这样的问题。最后知道是CALIBRE文件的LVS文件哪个THICK没删掉。话说我当初是删掉了的，但后来CADENCE所在硬盘下载东西满了然后虚拟机报错说DISC NEED TO BE REPAIRED ，然后一直不行，后来重装就忘了这茬。 总之思路是最关键的，其实不是什么特别发散的思路，关键是得摆正心态面对问题，不指望别人才能促进思考，强迫自己思考。当找不出错时不应该抱怨而是善于利用排除法，而不是重复地做无用功然后被动地期望奇迹。 以前虽然也画了几个模块了，但都有个EX能参照，自己画的图一来没有匹配度的强制要求，而来布局还是没什么思路，这次就参照原理图布局，小模块还好，大模块就比较难看，还是得踏实看看书课件什么的，离艺术还有很大的距离。