电脑主板layout规范EMI及EMCWord下载.docx

1、 1.机构零件先摆。（须用坐标去摆，全部过程中要用键盘，不可用鼠标） 2.大零件先摆定：CPU、北桥、南桥、PWM、DIMM、CLK、ATK、ATX-CON、IDE、FDC、Sound、Super l/O、BIOS 3.须看线路图一页一页依据大零件摆零件，不可摆在不相关位置或摆的很远。在摆同时须依照走线将方向确定，不是摆了就可以。（有时线路图画在这一页，但不见得就摆在这里，须注意NET的接法）注意事项： 1.放置零件时格点需设定为G25，零件原点固定朝左或朝上。 2.零件不可排的过近（外框不可有重迭现象），尤其同是DIP零件如：EC对EC、EC对CHOKE会使生产加工零件产生挤推，造成零件浮件

2、状况。 3.零件方向性一致、需整齐、美观、不可重迭。 4.solder side放零件时，SMD零件尽量集中，中间不可有DIP零件，方便生产加工作业。 5.电阻电容、二极管摆放需确认正负极性，需方向一致。 6100pin以上芯片需加光学点。 7.CLK芯片尽量靠CPU、DIMM放，走线尽量短。 8.CPU内部除了放By Bass电容及热敏电阻外，其它零件都不许放。9.SPK、AUX、CD接口平放或是坚放由左到右、由上到下的摆放顺序为SPK、AUX、CD。10.FAN、Power-Connector（210、22、16）插座方向须好插，不要有EC或高零件文件住。11.插座、排针旁不要有高零件，不

3、好插拔。（如BIOS、BT、EC、CHOKE.）12.LAN插座最好在PCI3与PCI4中间的下下方。13.Crystal不可离IC过远。14 PCI SLOT中间最少须各有一颗VCC5、VCC3 EC。15 CHOKE外框之内不可放零件（如C0603、R0603）热敏电阻的摆放优先级：370脚座正下方 power电路部分 南桥附近。风扇的摆放优先级:：CPU附近 AGP附近By pass电容： By-pass电容须分散开来放置，须平均放置在各个电源附近。 南、北桥需放8个By Bass电容，放在对角且对称，二颗一组。限制位置：1 注意零件限高区、限制区、固定位置、层面。（layer 16 2

4、d-line、TOP须打开） 2 距离板边120mil以内不可放置任何零件。 3 插针及很高的插件零件都不可以在AGP、PCI的正上方、正下方。AGP、PCI、CNR、ACR slot上方及下方不可放470u以上电容零件，会有板卡长卡卡到问题。（470以下电容也尽量避开此区域，有些板卡较低也会卡到）4 DIMM耳朵下为DIP零件限高区。5 DIMM下方22CM以下不可放ATX-CON，会有外壳限高问题。6 螺丝孔到板边的地方不可以放任何零件。7 Mic-atx M/B左上角宽630mil、长260mil为零件禁置区。（生产加工固定铁片会卡到）8 BGA外框60mil之内不要有零件（BGA外框至

5、零件外框）。9 注意DIMM、IDE、FDC不可放的太左边，跑到AGP下方区域。AGP： 插座四周有90mil限高区，只可入SMT零件。（Layer 16 TOP须打开）且AGP SLOT 下缘1000mil区域为DIP零件限高区，限高285mil.AGP左侧不可放FQN，会被VGA板卡散热片档住。CLOCK：第一层排By-pass 电容，第二层排电阻，第三层排电容。对称走零件也须对称放。POWER：先了解一份图有几种电源，有好哪些须切PLANE，有哪些须走Tracks或铺Copper再将相关的IC、MOSE、零件摆在相对位置。须依据电源输入、输出原理，及所要供给CPU、IC去摆。须预留铺Co

6、pper空间CPU ：P4 CPU内部10颗C1206 PADOO为椭圆形、4颗REF C0603、CPU L24pin C0603,其余一律不准放；摆放方向须考虑Vcore铺的顺畅度。P4 CPU 底部4颗C1206 PAD 摆放方向须考虑Vcore铺的顺畅度。REF.S（R、C、L.）零件放在Layer 4.三 走线：1 板边30mil内不可走线。（layer 25板边切割在线不可有走tracks）2 不可走Y型、不可走T型。3 线尽量直拉、少打折、不可在pds与pads间绕来绕去。4 信号线须先算好走线的顺序，尽量少打孔。大电流信号如须贯孔，可考虑多加几个贯孔。5 当遇到须对称走（如：U

7、SB、LAN）、等长的信号线（如AGP的六条特殊线、CLK线等）时要多加注意。6 声卡部分LC电路走线先经过电感再到电容。7 当主板界面第二层为GND，第三层为VCC时，凡走在第四层的所有线不可平行走在POWER内层切割线之上，如果第二层为VCC，第三层为GND时，则反之。8 所有电源线（如：VCC3-SBY、VCC5-SBY、+12V、-12V、-5V、VCC2_5）等须走30mil以上。9 只要是DIP（如AGP、PCI、CPU、IDE、FDD、DIMM等）插件零件，如果有信号线从两个PAD间穿过就必须平均的走在其间。10 在ATX-CON除本身的信号线外，其它任何信号线都不能经过。VCC

8、、VCC3都必须铺铜（1、4层），铜泊上要加贯孔。11 LAN线必须走在同一个区域内，尤其不能走在Sound区域内。12CHOKE上面不可过第一层的线。13 I/O部分：先从电容走到接口（DIP组件上）。再直接从电容拉出打孔走线。14 在南、北桥（BGA）芯片走线时，每边至少须预留2个通道。（须注意plane切割）15 电源线与信号线之间至少空15mil16多排阻、三极体、二极管、芯片上拉出的线不可在PIN口直接斜出来。17 VIA与VIA之间至少空10mil间距。18 所有VREF线至少走20mil以上。19 打贯孔需交叉打，不可让内层中断。20 贴片电源、clock的电阻、电容人、电感、E

9、C、choke、crystal中间不可走线。21 所有CRYSAL零件（如1、2），layer 1 and layer 4不可有TRACKS走过，且layer 1 and layer 4需铺GND COPPER。22 I/O Connector Tracks和CLK tracks不要走。23 板边layer 25 2D-line所对应layer 1、4上不可走任何tracks.24 By-pass电容tracks 愈短愈好，不可零件放的很近，但tracks拉的很远后才打via.370CPU: ：1.CKS只可打一颗贯孔。2 所有走线一律由北桥走到CPU后，再由CPU走线到排阻。3 走1：2（走

10、5空10mil）,绕线也是1：2（走5空10mil）.4 以下群组等长：1 先走HD0HD63，需绕等长（长度误差500mil.,尽量等长）长度1500mil4500mil之间。2 HA3HA31、HREQ04、-ADS需绕等长（长度误差500mil,尽量等长）3 RS02、DEEER-、HITM-、HLOCK-、DBSY-、DRDY-、HIT-、HTRDY-、BREQ0-、VPURST-、BPR-#、BNR-走线长长度15004500mil之间。5 NET：A20M-、FERR-、IGNNE-、INIT-、INTR、NML、CPUSLP-、SMI-、STPCLK-、VID0.4、VCORED

11、ET、ITPRDY-、ITPREO-、HTCK、HTDI、HTDO、HTMS、HTRST-走6mil空6mil.6 CPU内部除RT、Vcore、CPUVREF电容外，其余零件均摆在外部，走线进去。7 绕线不可在CPU PAD与PAD中间绕，须注意绕线的安全距离，同名称绕线短路时PADS软件检查会无法侦测到。8 线宽、spacing比例须尊照产品layout注意 事项执行。9 须注意370 CPU限高区域零件可摆放的高度。10 CPU Tracks 须集中走，在右边须各走一条30mil GND tracks 与其它线路隔开。11 370 CPU至VTT pull-hi排阻、电阻：1 一侓走co

12、mponet side,不打贯孔。2 所有走线必须由CPU拉VTT PULL-UP排阻3 走线长度需小于2000mil.4 VTT Copper宽度需150 mil以上。（VTT不可走内层）5 VTT PULL-UP 排阻，两个之间放置一颗电容。6 VTT COPPER头、尾、转弯处放置一二颗电容。K7 CPU： 1.每一条Tracks只可打一颗贯孔。2 以下群组等长：（误差100mil）6000mil-SDAT0-SDATA15 走5空15（1：3）-DICLK0、-DOCLK0 走24空8mil-SDATA16-SDATA31 走5空15（1：-DICLK1、-DOVLK1 走24空8MI

13、L-SDATA32-SDATA47 走5空15（1：-DICLK3、-DOCLK2 走24空8mil-SDATA48-SDATA63 走5空15（1：-DICLK3、-DOCLK3 走24空8mil-AIN2-AIN14 走5空15（1：-FILVAL、-DIVAL、-DOVAL 走5空15（1：-AICLK 走24空8mil-AOUT2-AOUT14 走5空15（1：-AOCLK 走24空8milCFWDRST、CONNECT、PROCDRY 走5空15（1：3）愈短愈好3 C、L零件须靠近北桥放；若BGA出pin走layer 4,则此组零件放在背面。4 UCLK、-CPUCLK（CPU A

14、N19、AL19）Tracks走13空14mil,须对称走、对称绕线，零件须对称摆。5 LKOUT、-CLKOUT（CPU AL21、AN21）Tracks走13空14mil,须对称走、对称绕线，零件须对称摆，长度在20003000mil之间。6 PU PAD AL 15、AN15 Tracks走13空14mil,此二条tracks须等长。COREFB+、COREFB-（CPU AG11、AG13）走15mil空15mil,须对称走。P4 CPU ：1 每一条tracks最多只可打二颗贯孔。2 没有打via tracks长度须加50mil（1颗via 25 mil,二颗为50mil）3 以下群

15、组等长：（走7空13、误差10mil）1 HD-015,DBI-0HDSTBP-0,HDSTBN-02 HD-1631,DBI-1HDSTBP-1,HDSTBN-1HD-3247,DBI-2 HDSTBP-2,HDSTBN-2HD-48.63,DBI-3HDSTBP-3,HDSTBN-3HA-316HASTB-0、HREQ-0.47 HA-1731HASTB-14 Group等长，北桥和CPU内部长度须算进去。5 HDSTBP-、HDSSTBN-对称走、对称绕。6 CPU内部放10颗以C1206（随圆形），底部预留四颗C1206 CPU内部： CPU L24电阻、CPU F20，AA21，F6

16、，AA6 REF 四颗603。 7 CPU内部零件须排列整齐，不要文件住VCORE 通道，使Copper铺大一点。8 CPU VCORE LAYER 1、4都须铺copper,也须走内层。须铺整齐、漂亮。SDRAM ： 1 每一条tracks只可打一颗贯孔。2MD0MD63 tracks 先走。3DIMM PAD中间不可绕线。4 DIMM Tracks 集中走，在tracks最右端及最左端的layer 1/layer4须走30mil GND tracks与CPU及其它线路隔离。5 DIMM1至DIMM2、DIMM2至DIMM3 TRACKS直拉，不要绕远路。6 Tracks 须走在PAD正中间

17、，不要偏一边走。DDR: 1 所有data、DQS、DQM一律走在layer 1,不可有任何一颗via.2 空10mil;DQS须走5空15mil.3 北桥BGA内部走三条tracks（5:4:5:5）,一出BGA须马上改为5mil.（在BGA内部线径为4mil；距为5mil）只有DDR trace在BGA内部允许走三条trace,其余一律走二条trace.4 走layer 1在DIMM内部也须走在Layer 1;走layer 在DIMM内部也须走在layer 4,只有在最后一根要接pull-hi排阻时才可改走layer 1.5 所有data分为8个group,每组各含一根DQS、DQM、DQ

18、S、DQM不允许换PIN，同一群组8条MD可任意换PIN。6 同一群组tracks集中一起走（包含MD、DQS、DQM）。7 所有DQS、DQM用单一电阻，同一群组8条MD须统一放在二颗Damping排阻内，不可与其它组MD放在同一颗排阻。8 分8个群组走线，皆以DQS为中心长度去绕等长。9 racks须走在slot正中间，不可偏一边。10 DDRCLK+，DDRCLK-须对称走对称绕线（走20：5：7：20）。11 DRVREF电容须靠DDR Slot PAD愈近愈好，须平均分给每一根。12 y-pass电容须平均散放正DDR SLOT 之间。13 racks须走在PAD正中间，不要偏一边走

19、。14 DIMM PAD 中间不可绕线。15DDR-VTT Copper最少150mil.。AGP ：1 每一条Tracks只可打一颗贯孔。2 Tracks线一律走5空15mil.3 有6 条控制线须走5空20mil,各组线路须对称走、对称绕线（一起转角、一起打贯孔）：AD_STB0与-AD_STB0、AD_STB1与-AD_STB1、SB_STB与-SB_STB（对称走二条tracks长度差共需小于100mil）4 分三组group绕等长：（误差100mil）1 ADD0AAD15、ADSTB0、ADSTB-0、ACBE-01。2 ADD16AAD31、ADSTB1、ADSTB1、ADSTB

20、-1、ACBE-2-3。3 SBA07、SBSTB、SBSTB-。绕线以每组的控制线为中心点去绕。5 GP 5V一律走tracks拉进来，将VCC3 Plane上移，使VCC3 plane大一些。6 racks 须走在slot正中间,不可偏一边.。 1 新图开始做时，须先将所有CLK先走好，长度也须先绕好，space须先用GND Tracks 走好（先占住空间），在拉线过程中不可拿掉。2 走13空14（走9空18），VIA space 24 mil、via愈少愈好。（特殊走线，另行规定）3 BITCLK、BITCLK-SA线路走法同一般clock,走13空14mil.4 除了clk可走13mi

21、l,其余任何tracks不可直13mil5 DIMM CLK 只可打一颗via.6 DIMM PAD间通道只可走一条CLK，CLK须走在正中间7 切割线不可在clk tracks上（参照plane clock项）：1 CLK Tracks除不可在切割在线外，与切割间距最少须为CLK Tracks的二倍距离，如：CLK走9mil，则tracks与切割线space最少须为18mil.2 对称走tracks为+、space、- 三个加起来算为一条线，如：对称走7空8，则7+8+7=22，222倍=44,所以对称走tracks与切割线space最少须为44mil.8 走线、绕线等长是时走在靠GND层面

22、，且须集中在同一个plane内，不可在不同plane间走来走去。9 CLK整条tracks包含PAD、VIA space要够；常常tracks space够，但零件PAD、via与其它tracks、零件pad、via过近。（尤其在CLK IC 附近R、C最常space不够）10 若有track长度须以其它相加，须须以最长加上最短除以2，所得到的平均值。11 SMBDATA、SMBCLK走10空10。VGA：1 R、G 、B C0603须靠北桥放。2 走10空10mil.3 R、G、B须包含10mil GND4 若R、G、B有+、- tracks 须对称走，且每组须用GND Tracks隔开，“

23、一”负端R、C须靠connector端放。5 不可从ATX-CON至VCORE CHOK之间过或VCORE CHOKE旁边过，因为VCORE噪声很大会干扰到VGA，内层GND plane须尽一刀隔开。6 VGA相关所有Tracks集中走，最外围包上GND Tracks.7 VGA CON-PIN 9 Fuse tracks走15mil.HUB-Link（intel）: 1有HUB 线路集中走，最外面用GND包起来。（HL0HL10，HLSTB，HLSTB-）2 Tracks 线一律走5空15mil3 HLSTB、HLSTB须对称走、对称绕，走5空20mil.4 南、北桥出线顺序须算好，全部统一

24、走layer 1（不可有任何贯孔）若是出pin问题一定要打，则全部tracks须打在相近位置，此状况若没有打via tracks 也须打via。5 HUBREF 电路若只有一组，则须将此电路放在南、北桥正中间；若有二组，则一组靠近北桥，另一组靠近南桥，愈近愈好。Tracks宽度最少20mil以上。须由电容拉入BGA内部。V-Link（via）:1 所有线路集中走，最外面用GND包起来。2 Tracks线一律走5空10mil.3 有6 条特殊线须走5空15mil，各组线路须对称走、对称绕：UPCMD与DNCMD、UPSTB与-立UPSTB、DNSTB4 VLAD7:O、VBEO、LPAR及六条特

25、殊线tracks需绕等长。（长度差共需不于100mi;），最长不要超过8000mil。5 南桥LVREF-SB、VCOMPP和北桥LVREF_NB、LCOMPP愈短愈好，最长不要超过1000mil6 南、北桥出线顺序须算好，全部统一走layer 1（不可有任何贯孔）；若是出pin问题一定要打，则全部tracks须打在相近位置，此状况若没有打VIA tracks也须打via.7 LVREF 电路须靠近北桥、南桥，愈近愈好。Hyper ZIP（SIS）:2 分成三个群组：ZAD07：走5空10mil ZSTB0、ZSTB0-：走5空15mil（须对称走、对称绕线）ZAD815：ZSTB1、ZSTB

26、1-：走5空15mil（须对称走、对称绕）3 ZUREQ、ZDREQ-：3 南、北桥出线顺序须算好，全部统一直layer 1（不可有任何贯孔）；若是出pin问题一定要打，则全部tracks 须打在相近位置，此状况若没有打VIA tracks也须打VIA4 ZVREF电路须靠近北桥、南桥，愈近愈好。LAN： 1 RXIN-、RXIN+对称走，走10空10，须包GND。（包GND也是走10空10）2 TXD-、TXD+对称走，走10空10，须包GND。3 RXIN-、RXIN+、TXD-、TXD+最多只能打两个via.4 不可走到IOGND或Sound GND plane内5 整条tracks 包

27、含PAD、VIA space要够；常常tracks space 够，但零件PAD、VIA与其它tracks、零件PAD、VIA过近。6 须远离CLD Tracks.才会干扰到CLK7 接IC VCC3_LAN、VDD25、VDD25_R、AVDD1、AVDD2、AVDD3走30mils8 接到LAN CON VCC3_LAN 走6空6即可。CNR LAN：1 tracks线一律走10空10milUSB 1.0：1 Connector至chip间全线tracks 走10空10mil.2 每组+、-须对称走。3 须远离CLK Tracks,才会干扰到CLK。USB 2.0 ：1 每组+、-须对称走

28、，+、-误差150mil以内。2 走线方式：走7.5空7.5mil。与CLK Tracks间隔50mil.（USB与CLK Tracks须用30mil GND隔开，space 10mil） 3 与其它GROUP走线间隔20mil4 与USB 之外Tracks间隔20mil;5 每组对称走须包10mil GND,space 10mil.3 最多只允许打二颗VIA。4 SB由南桥到USB CON或USB排针，长度不可超过17inch;USB由南桥到CNR，长度不可起过8inch.5 须靠GND层走，若是走在不同plane（跨plane）时，须加二颗c0603电容，所加c0603须与USB tracks距离20mil之内。6 换层（打VIA）时也须加二颗c0603电容，VIA在那个 power plane 内电容NET就接此power + GND.7 须远离CLK Tracks,才会干扰到CLK。IDE 1:所有线路集中走。2 tracks线一律走5空10mil.3 PHDRDY、-PDIOR由南桥到Damping电阻间线长不可大于1000mil,Ttacks总长不超出4500mil.4 PDD015由南桥到Damping电阻间线长不可大于1000mil,Tracks总长为45005000mil.5 PDD015、PHDRDY、-PD