电子信息面试问题大全Word下载.docx

1、器，何为低通滤波器。当RCq,还有clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06上海笔试试题）18、说说静态、动态时序模拟的优缺点。（威盛VIA2003.11.06上海笔试试题）19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入,使得输出依赖于关键路径。21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。22、卡诺图写出逻辑表达使。（威盛VIA 2003.

2、11.06上海笔试试题）23、化简F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15）的和。（威盛）24、please show the CMOS inverter schmatic,layout and its crosssectionwith P-well process.Plot its transfer curve （Vout-Vin） And also explain theoperationregion of PMOS and NMOS for each segment of the transfer curve?（威盛笔试题circuit design

3、-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,pleasedefine the ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子27、用mos管搭出一个二输入与非门。（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2AND gate and explain whichhas

4、faster response foroutput rising edge.（less delay time）。（威盛笔试题circuit design-beijing-03.11.09）29、画出NOT,NAND,NOR的符号，真值表，还有transistorlevel的电路。（Infineon笔试）30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06上海笔试试题）31、用一个二选一mux和一个inv实现异或。（飞利浦大唐笔试）32、画出Y=A*B+C的cmos电路图。（科广试题）33、用逻辑们和cmos电路实现ab+cd。（飞利浦大唐笔试）

5、34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C（D+E）。35、利用4选1实现F（x,y,z）=xz+yz。36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）.37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。38、为了实现逻辑（AXORB）OR（CANDD），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR答案：NAND（未39、用与非门等设计全加法器。（华为）40、给出两个门电路让你分析异同。41、用简单电路实现，当A为输入时，

6、输出B波形为（仕兰微电子）42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。43、用波形表示D触发器的功能。44、用传输门和倒向器搭一个边沿触发器。45、用逻辑们画出D触发器。（威盛VIA 2003.11.06上海笔试试题）46、画出DFF的结构图,用verilog实现之。（威盛）47、画出一种CMOS的D锁存器的电路图和版图。48、D触发器和D锁存器的区别。（新太硬件面试）49、简述latch和filp-flop的异同。50、LATCH和DFF的概念和区别。51、latch与r

7、egister的区别,为什么现在多用register.行为级描述中latch如何产生的.（南山之桥）52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16? （Intel）16分频？56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next- stage.（未知）57、用D触

8、发器做个4进制的计数。58、实现N位Johnson Counter,N=5。（南山之桥）59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）61、BLOCKING NONBLOCKING赋值的区别。62、写异步D触发器的verilog module。module dff8（clk , reset, d, q）;clk;reset;7:0 d;output 7:0 q;reg 7:always （posedge clk or posedge reset）if（reset）q = 0;else= d;

9、endmodule63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）module divide2（ clk , clk_o, reset）;clk , reset;output clk_o;wire in;reg out ;always （ posedge clk or posedge reset）if （ reset）out = in;assign in = out;assign clk_o = out;64、可编程逻辑器件在现代电子设计中越来越重要，请问：a）你所知道的可编程逻辑器件有哪些？b）试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）PAL，PL

10、D，CPLD，FPGA。d;output q;reg q;65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）（威盛VIA 2003.11.06上海笔试试题）69、描述一个交通信号灯的设计。70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（1）画出fsm（有

11、限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知）73、画出可以检测10010串的状态图,并verilog实现之。（威盛）74、用FSM实现101101的序列检测模块。a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a：0001100110110100100110b：0000000000100100000000请画出state machine；请用RTL描述其

12、state machine。（未知）75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦大唐笔试）76、用verilog/vhdl写一个fifo控制器（包括空，满，半满信号）。（飞利浦大唐笔试）77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数电源电压为35v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。78、sram，falsh memory，及dram的区别？（新太硬件面试）79、给出单管DRAM的原理图（西电版数字电子技术基础

13、作者杨颂华、冯毛官205页图914b），问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）80、Please draw schematic of a common SRAM cell with 6transistors,point out which nodes can store data and which node isword line control?（威盛笔试题circuit design-beijing-03.11.09）81、名词:sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,

14、SDRIRQ: Interrupt ReQuestBIOS: BasicOutput SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single Data Rate压控振荡器的英文缩写（VCO）。动态随机存储器的英文缩写（DRAM）。名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipelineIRQ,BIOS,USB,VHDL,VLSIVCO（压控振荡器）RAM（动态随机存储器），FIR IIRDFT（离散傅立叶变换）或者是中文的，比如：a.量化误差b.直

15、方图c.白平衡_IC设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC（Application Specific IC）相比，它们又具有设计开发周期短、

16、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的认识。6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）7、IC设计前端到后端的流程和eda工具。8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.9、Asic的design flow。（威盛VIA 2003.11.06上海笔试试题）10、写出asic前期设计的流程和相应的工具。11、集成电路前段设计流

17、程，写出相关的工具。（扬智电子笔试）先介绍下IC开发流程：1.）代码输入（design）用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR图形输入: composer（cadence）; viewlogic （viewdraw）2.）电路仿真（circuit simulation）将vhd代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog：CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSY

18、NOPSYS VSS模拟电路仿真工具：*ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.）逻辑综合（synthesis tools）逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？14、描述你对集成电路工艺的认识。15、列举几种集成电路典型工艺。工艺上

19、常提到0.25,0.18指的是什么？（仕兰微面试题目）16、请描述一下国内的工艺现状。17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）18、描述CMOS电路中闩锁效应产生的过程及最后的结果？19、解释latch-up现象和Antenna effect和其预防措施.（未知）20、什么叫Latchup?21、什么叫窄沟效应?22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特

20、性和转移特性。25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题26、Please explain how we describe the resistance in semiconductor.Compare the resistance of a metal,poly and diffusion in tranditional CMOSprocess.（威盛笔试题circuit design-beijing-03.11.09）27、说明mos一半工作在什么区。（凹凸的题目和面试）28、画p-bulk的nmos截面图。29、写schematic no

21、te（？），越多越好。（凹凸的题目和面试）30、寄生效应在ic设计中怎样加以克服和利用。31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence,Synopsys, Avant，UNIX当然也要大概会操作。32、unix命令cp -r, rm,uname。_单片机、MCU、计算机原理1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。（仕兰微面试题目）2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器

22、，8031的P2.5,P2.4和P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若有，则写出每片2716的重叠地址范围。（仕兰微面试题目3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试题目）4、PCI总线的含义是什么？PCI总线的主要特点是什么？5、中断的概念？简述中断的过程。6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设

23、置，直接与P1口相连（开关拨到下方时为0，拨到上方时为1，组成一个八位二进制数N），要求占空比为N/256。（仕兰微面试题目）下面程序用计数法来实现这一功能，请将空余部分添完整。MOV P1，#0FFHLOOP1：MOV R4，#0FFH-MOV R3，#00HLOOP2：MOV A，P1SUBB A，R3JNZ SKP1SKP1：MOV C，70HMOV P3.4，CACALL DELAY：此延时子程序略AJMP LOOP18、单片机上电后没有运转，首先要检查什么？（东信笔试题）9、What is PC Chipset?芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不

24、同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra DMA/33（66）EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（HostBridge）。除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了2

25、66MB/s。10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。11、计算机的基本组成部分及其各自的作用。（东信笔试题）12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。（汉王笔试）13、cache的主要部分什么的。（威盛VIA 2003.11.06上海笔试试题）14、同步异步传输的差异（未知）15、串行通信与同步通信异同,特点,比较。（华为面试题）16、RS232c高电平脉冲对应的TTL逻辑是?（负逻辑?）（华为面试题）_信号与系统1、的话音频率一般为3003400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多大？2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题）3、如果模拟信号的带宽为5khz,要用8K的采样率，怎么办？lucent）两路？4、信号与系统:在时域与频域关系。5、给出时域信号，求其直流分量。6、给出一时域信号，要求（1）写出频率分量，（2）写出其