基于FPGA 的并行液晶显示系统设计Word文件下载.docx

1、 FPGA, Nexys4 development platform, PmodCLP monitor, Verilog HDL 基于FPGA的并行液晶显示系统设计 第1章 绪论本章是基于对本文的课题基于FPGA的并行液晶显示系统设计的初步分析而着手了解FPGA和显示屏CLP等的知识概况。第一节介绍了FPGA的发展史及该行业未来的发展状况，也侧面展现了基于FPGA并行显示行业未来的发展前途，它还对可编程逻辑器件有了简单的概述。第二节是介绍了液晶显示屏的工作原理、液晶显示屏的分类及其技术指标等等，将对后续的设计给予帮助。1.1 FPGA研究背景1.1.1 FPGA 简介 现场可编程门阵列（FPG

2、A，Field Programmable Gate Array）是以可编程器件（PAL、EPLD、GAL等）为基础而进行发展得到得产物。它不但能够弥补定制电路的不足，还可以解决原有可编程器件门电路数有限的问题。 FPGA芯片的工作状态是由其内部的RAM的程序来控制的。所以，用户可以根据自身所需的不同的模式来对内部的RAM进行不同方式的编程。FPGA配置电路含有主模式、从模式及JTAG三种模式。主模式又可分为单比特流的串行模式和字节宽度比特流的并行模式。根据比特流的位宽来分，从模式也可分为串行模式及并行模式。不同的模式，对内部RAM的编程方式也是不同的。在加电的时候，FPGA将EPROM的内部数

3、据读入RAM,读入完成时，芯片正式开始进入工作模式。在断电时，芯片变成白片，FPGA的内部逻辑关系将会消失。所以，FPGA也可以进行新的编程模式来供用户选择。芯片的内部编程不需要专用的编程器，可以用EPROM和PROM等来代替编程器。因此就可以在用户需要不同的功能时，只改变编程器，不需要改变整个芯片即可根据编程数据的不同，产生功能不同的电路。1.1.2 FPGA发展史及其发展前途 在1985年，对于全世界来说的第一款FPGA产品-XC2064被生产出来。但当时需要大量芯片的PC机还没有广泛的进入市场，因特网也未广泛适用于非政府机关等地方，无论是对于当时的无线电话还是Bill Gates,这款F

4、PGA产品都没有什么可用之处。 但在22年之后的2007年，FPGA已经得到广泛发展。从最初的由2微米工艺，60多个逻辑模块，85000多个晶体管和少于1000个的门数量组合，到后来的65纳米工艺，超过10亿个的晶体管和千万级的门数量的FPGA产品的组合的转变，FPGA行业正在快速的进行发展，与此同时FPGA也推动了半导体事业的不断进步。 FPGA产业领域从初始只是单纯的逻辑器件到后来拥有平台概念，其不断加入高端技术，从而使其得到更广泛的应用。相对于DSP批量系统来说，FPGA产业有成本高、功耗大的观点存在，但随着产业的发展，FPGA正在向DSP领域加速渗透，该难题已经成了FPGA行业未来发展

5、的希望。 在消费类、工业、无线通信等应用领域，多家公司已经采用ALTERA公司宣布发售的FPGA-Cyclone III系列进行设计应用。FPGA-Cyclone III系列有4Mbits的存储空间，5000到12000个逻辑单元和280多个DSP乘法器，与之前的系列工艺相比，FPGA-Cyclone III系列有着成本低、功耗低、性能高等多方面性能的改善。 生产FPGA系列产品的赛灵思公司也在FPGA中掺入DSP技术XtremeDSP。XtremeDSP在生产航天产品、军用产品、数字通信产品和多媒体等行业得到了广泛的应用。由此可见，未来FPGA将代替DSP的观点是有极大的可能性的。 有关人士

6、表示，ST等半导体公司已经通过应用Cortex-M3这一技术推出产品MCU，ARM核应用于FPGA行业的未来发展也会更好。综上所述，FPGA产品今后的发展方向即为更高密，更高速，更宽频带，更低压，更低功耗。1.1.3可编程逻辑器件 相比于其他数字芯片，可编程逻辑器件（PLD，Programmable logic device）的内部电路可以根据客户的需求修改。该功能是基于PLD含有可重写的存储器技术。按照可编程逻辑器件的复杂度分以分为简单可编程逻辑器件（SPLD，Simple Programmable Logic Device）和复杂可编程逻辑器件（CPLD, Complex Programm

7、able Logic Device）两类；如果按结构来分，可以分为与或阵列结构器件和查找表结构器件；PLD按照工作方式来分可分为可编程只读寄存器（PROM，Programma -ble Read Only Memory），可擦除可编程存储器（EPROM，Erasable Programmable Read Only Memory），可编程逻辑阵列（PLA，Programmable Logic Array），可编阵列逻辑（PAL，Programmable Array Logic）和通用阵列逻辑（GAL，Generic Array Logic）等几种。 可编程逻辑器件设计的输入是以硬件和软件为操作

8、平台，借助开发软件来编程所需的代码。常用的输入模式有输入原理图和输入硬件描述性语言两种。1.2 LCD（Liquid Crystal Display）的研究背景1.2.1 LCD的起源及其发展应用 在19世纪末期，世界首次发现了液晶这种物质的存在，液晶具有液体流动性和类似排列的特性。在电场的作用下，液态晶体的分子排列顺序及光学性质都会相应的发生变化。该现象被起名为“电光效应”。利用这种效应，上世纪英国科学家制造出来第一块LCD显示板。 LCD的优点有重量较轻，体积较小，厚度比其他显示屏更薄，其工作电压较低，并且耗能少等等。 LCD的缺点有如下的四点。其一，其本身是自己不发光的，LCD是需要借助

9、别的光源才可被发光；其二，LCD本身是有视角的限制存在的；其三，LCD的响应速度略差，其响应时间为30毫秒到120毫秒之间;其四，LCD对其本身的操作温度是有限制的。 从1986年到2001年，LCD因其成本过高没有得到广泛应用。因此当时也只应用于计算器、电子表等领域。在20世纪70年代初，世界上第一台单色液晶显示设备-扭曲向列（TN-LCD，Twisted Nematic Liquid Crystal Display）成功被生产出来。1.2.2液晶显示器 液晶显示器的工作原理是它可由不同的分层结构组成。液晶显示器由厚度约1mm的两块板子构成，并且由5微米的液晶材料均匀隔开。在液晶显示屏下边沿

10、放置灯管，作为光源供给本身并不发光的液晶材料。而且液晶显示屏的背面有一块提供均匀光线的均光板和反光膜。均光板提供的均匀光线穿过第一层偏振后即进入液晶层。液晶层被分为成千上万的单元格，而且一个或者多个单元格即组成一个像素。每个像素中含有透明的电极，有行列之分。因此即可通过改变行列交点处的电压来改变液晶的旋光状态。而且若在平板中间填充滤光层，可实现显示出彩色的图像的功能。 液晶可分为向列液晶、胆甾相液晶和层向列液晶三种。向列液晶的液晶分子沿着某一个方向择优分布，并且其重心按无排序分布。胆甾相液晶的空间分布是为连续的螺旋结构分布，在垂直于螺旋轴的平面上，胆甾相液晶的液晶分子的分布类似于向列液晶的分布

11、方式。层向列液晶与向列液晶相似，即为液晶分子沿着某一个方向择优分布，但其重心是按有序的排列分布。 液晶的特性有光学异向性（Optical anisotropy）和介电异向性（Dielectric anisotropy）两种。光学异向性其具体的特性即为双折射；介电异向性的特性即为在介电异向性中，当液晶分子的主轴和电场方向垂直或者平行时，即产生两个不同的介电常数。 LCD按分子扭曲程度的分类可分为扭曲向列型（Twist nematic）、高扭曲向列型（High Twist nematic）、超扭曲向列型（Super Twist nematic）、补偿膜超扭曲向列型（Film Super Twist

12、）和薄膜晶体管（Thin-film transistor）五种类型。扭曲向列型（Twist nematic），其价格既便宜应用范围又广；高扭曲向列型（High Twist nematic），其视角比扭曲向列型（Twist nematic）更宽，生产更容易，价格更便宜；超扭曲向列型（Super Twist nematic），其含有视角宽，显示模式多类，可实用范围广，多路驱动可实现，信息量可显示更多等优点；补偿膜超扭曲向列型（Film Super Twist），其含有Super Twist nematic（超扭曲向列型）的所有优点，并且底色更好，更易生产，黑白显示的效果更好。LCD按显示方式分为半

13、透射、全透和反射三种类型。LCD的显示方式可分为正性显示（Positive）和负性显示（Negative）两种。 LCD含有电光响应、驱动电压、对比度、视角范围、观测位置、响应速度、功耗和温度特性等主要技术指标。LCD的相对透光率随外加电压的变化才变化的特性叫做电光响应。可使其正常工作的电压即为驱动电压。显示状态与非显示状态的相对透光率的比值即为对比度，当对比度大于等于5时，即图像清晰。对比度随着观察角度的变化范围即为视角范围。人眼反应时间为100毫秒，因此高于100毫秒的时间的外加信号电压变化的时间即为响应速度。功耗的大小取决于显示面积、电阻率、频率、及其介电常数等等。液晶材料在适当的温度范

14、围内是以液晶态显示的，因此温度的变化也会改变液晶的参数，该特性即为温度特性。1.3本章小结本章介绍了FPGA的概况及其发展前途，可编程逻辑器件的概况及其分类，显示屏的概况及其工作原理，很好的阐述了该课题的设计背景和现有的资源状况，表明了该设计的目的，也突显出了FPGA并行显示行业未来广阔的发展空间。第2章 基础知识本章很好的介绍了本文的硬件描述语言Verilog HDL及开发环境ISE软件。第一节很好的阐述了目前的硬件语言的发展状况和未来的发展趋势，还介绍了基本的Verilog HDL硬件编程语言的基本知识。第二节介绍了所使用的开发环境ISE软件，不仅概述了其本质，也为用户列出了基本的使用流程

15、及ISE具体的应用方式分类。2.1 硬件描述语言的现状及其发展 硬件性描述性语言到目前为止已经有二十多年的历史背景了，它已成功的应用于设计的每个阶段，一直到1980年，已经拥有了上百种的硬件性描述语言，这对电子行业，FPGA行业有着极大的影响力和推动力。但因其语言种类繁多，不可能每种硬件语言都得到大家的广泛认同与应用，这种局势一直延续到了20世纪80年代后期左右才被打破。所以以IEEE为标准的既可以设计多领域也可多层次的硬件性描述语言VHDL语言和Verilog HDL语言得到广泛应用。 随着社会的不断发展，越来越多的满足当时需求的硬件性描述语言被提出并得到发展，像是Superlog和Syst

16、emC等等。而目前来说，C+和HDL语言广泛得到应用和认可。如今被开发的Superlog硬件描述语言是结合了C+、Java及HDL的特点开发出来的。 在1999年的时候，名为Co-Design Automation的公司研发并发布出来用于系统级开发的SYSTEMSIMTM及用于高级验证的SYSTEMEXTM的两种开发工具。2001年时，该公司又发布了扩展综合字迹ESS，从而使Superlog得到更好的应用。Superlog语言在硬件行业是具有良好的应用前景的。 而对于随着半导体行业发展而开发的描述性语言SystemC来说，它能满足于同时实现并完成硬件和软件的高层次的需求。该语言是由Coware

17、和Synopsys公司合作开发出来的。SystemC语言是建立在C+的内容上而得来的；它的上层结构都需明确建立在下层结构的基础上而来的；它的内核可作为提供用于并行、通信、体系结构及同步时钟的描述的模块；支持描述内核以外的数据类型和用户定义的数据类型；可在其内核基础上建立类似FIFO的通信方式及计算机模块；该语言可以让用户不局限于成层次的自由选择，通过建立自己想要的模型来进行仿真与优化、验证与综合等等。 未来的发展趋势也就是设计要求，再利用，验证及其对电源和噪声等的要求。未来的芯片设计发展也将会满足更加的高性能高效应的需求。2.2 编程语言Verilog HDL 2.2.1 Verilog HD

18、L发展史Verilog HDL（Verilog Hardware Description Language）是一种基于IEEE标准，应用于FPGA开发的硬件描述性语言。Verilog HDL利用层次化的思想逐层进行描述，也就是用一系列的模块分层次的来表达自己的设计思想，每层都需要分开来进行验证仿真，再由工具将其转化为门级网表，最后又由布局布线的具体工具将其转化为具体的电路形式来实现。 在1983年，GDA公司的Moorby研究开发了Verilog HDL语言。在1984年到1986年间，Moorby研发出首个Verilog HDL仿真器和应用于门级快速仿真的XL算法。在1987年，Synons

19、ys公司将其用于综合工具的输入语言。在1989年，GDA公司被收购。在1990年初，收购GDA公司的Cadence公司成立的组织Open Verilog HDL International公开发布Verilog HDL标准。在1993年，FPGA生产公司开始接受Verilog HDL语言。在1995年12月，制订了IEEE标准。目前使用的最新版本的标准就是2001标准。2.2.2 Verilog HDL语言的应用能力 HDL（Hard Description Language）硬件描述性语言包含Verilog HDL和VHDL两种硬件描述性语言。HDL硬件描述性语言既是具体的程序设计语言，也是

20、电路结构线路连接的标准定义。与C语言不同的是，它采用的是自上而下的3个领域5个抽象层次的层次化设计思想，并且能够在同一时间将多条任务并行处理，可以编程其仿真与验证。它还同时能够描述时序、延时等的存在性概念。概括来说，Verilog HDL硬件语言即可描述顺序模块，也可描述并行模块。该语言可用明确的延迟时间来控制语句的发生。在不同.v文件里的程序，可用命名来调用控制其开始或停止。Verilog HDL硬件语言含有与其他语言相同的条件语句、循环语句等并且可用参数和延续时间来控制任务进程。该语言含有需要定义操作符的函数及位运算符、算术运算符、逻辑运算符三种运算符。Verilog HDL硬件语言还含有

21、用于组合逻辑表示的原语、建立MOS期间模型的能力、可表示输入、输出或者双向通路的语言描述能力及可定义类型的描述性语言能力。并且该语言可精确给出信号模型。 Verilog HDL硬件语言含有两种设计方法。其一，自上而下是在设计顶层开始，逐级往下进行划分，因其仿真及调试都是在顶层得以实现，因此对于整体功能的理解比较容易把握。其二，自下而上是从底层子模块开始，逐层往上，设计者也较之更熟悉这种设计方法。两种方法也可混合使用。 Verilog HDL语言的基本规范含有空白符、注释、大小写敏感性、标识符及保留字、转移标识符等。2.3 应用软件ISE2.3.1软件ISE（Intergrated Softwa

22、re Environment）介绍ISE为设计FPGA的必备工具。本设计用的是XILINX的14.7版本。它可以独立完成开发板Nexys4的全部开发流程，功能种类繁多。它相比于其他的应用软件，含有更好的时钟的布局性能和时序等等，从而更好的完成FPGA的开发与设计。ISE软件的设计流程分为： 设计输入（Design Entry）、综合（Synthesis）、实施（Implementation）、验证（Verification）、下载（Download）四步。设计输入（Design Entry）包括描述语言、原理图、波形图、状态机，其设计工具含有测试激励生成器（HDL Bencher）、状态机输入

23、工具（StateCAD）、原理图输入工具（ECS）、（核生成工具）Core Generator等等。综合（Synthesis）是指将硬件语言、原理图等等由与门、或门、非门、寄存器等逻辑单元构成的逻辑网表，再根据所需的连接，输出.edf和.edn文件等。实施（Implementation）为将构成的逻辑网表配置到相应的器件上。验证（Verification）分为功能仿真与综合后的仿真。功能仿真具体的就是根据输入信号与输出信号之间的关系，看看是否满足最初的设计要求。综合后的仿真具体的就是根据目标器件与仿真后的真实器件的具体特性进行对比，从而给出输入信号和输出信号的具体延迟数据信息。下载（Downl

24、oad）是将编程语言的这个程序下载到所需的开发板中，进行所需的调试和具体的测试。2.3.2软件ISE的应用步骤（1）启动软件Xilinx ISE 14.7。（2）准备新建工程。如果已经有准备好的工程，则选择打开工程文件；如若没有准备好工程文件，则可以新建一个工程，其具体的步骤如下所示：弹出的对话框后，在工程名称和工程位置的输入栏里面，选择和添加项预设的工程名称和工程路径，在对话框中的顶层模块类型中选择工程置顶模块类型，点击下一步。在出现的对话框中，选择所需的芯片的族，型号，封装及其速度。然后选择所需的编译综合软件。设定完具体参数后，选择下一步。我们也可以添加已有的文件内容，下一步。即在弹出的对

25、话框中列出了将建立完成的新工程的具体信息。（3）添加源文件。具体可分为已有源文件和不存在源文件两种可能。当已有源文件的时候，在屏幕的左上面，单击选择添加源文件，在出现的对话框中搜索已存在的.v文件。当不存在源文件的时候，即需要新建一个源文件，此时在屏幕的左上面，单击选择新的源文件，在出现的对话框中，选择源文件的类别，然后在名称和位置栏里面选择或添加预想的名称和位置，在对话框中的下面的选项“Add to project“被选择之后，即完成了源文件添加到新建工程里面的这一步骤。下一步。在被弹出的对话框中，可以添加所需的源文件的输入信号和源文件的输出信号的名称、方向、MSB和LSB；或直接选择下一步，之后再添加信号。在确认的源文件信息之后选择完成按钮，即系统会自动的生成源文件的程序框图，然后即可编写代码。（4）添加顶层模块。即为选择屏幕左上面的New Source即可，选择创建的文件类型，并将