ImageVerifierCode 换一换
格式:DOCX , 页数:13 ,大小:240.78KB ,
资源ID:16900622      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/16900622.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(集成电路原理与设计中期测试Word格式文档下载.docx)为本站会员(b****4)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

集成电路原理与设计中期测试Word格式文档下载.docx

1、其中:根据MOS一级模型参数得:这样设x为PMOS对NMOS宽长比,即那么在mathematica中划出图表:这样可以得出VM与PMOS对NMOS宽长比的关系。1.2最大噪声容限与PMOS对NMOS宽长比的关系:对于CMOS反相器,当VinVM;当VinVM时,VoutVM。因此,可以把VM作为两种逻辑状态的分解点,把它看作允许输入高电平和低电平的极限值,由此确定了CMOS反相器的最大噪声容限,即那么根据之前计算的VM即可得出那么VNLM与PMOS对NMOS宽长比的关系与VM图像相同:VNHM与PMOS对NMOS宽长比的关系2逻辑阈值电压VM=2V时MOS管的参数设计2.1根据计算进行仿真根据

2、题意使用mathematica解方程那么可以假设0.5um工艺下PMOS和NMOS的宽长比为:在cadence中进行仿真设置pmos宽长比为47.32/0.5,nmos的宽长比为2/0.5。仿真所用模型参照拉扎维的模拟cmos集成电路设计:NMOS参数:type=n vto = 0.7 tox = 9e-9 nsub = 9e+14 gamma = 0.45 phi = 0.9 ld = 0.08e-6 uo = 350 lambda = 0.1 cj = 0.56e-3 cjsw = 0.35e-11 mj = 0.45 mjsw = 0.2 cgdo = 0.4e-9 pb = 0.9 j

3、s = 1.0e-8PMOS参数:type=p vto = -0.8 tox = 9e-9 nsub = 5e+14 gamma = 0.4 phi = 0.8 ld = 0.09e-6 uo = 100 lambda = 0.2 cj = 0.94e-3 cjsw = 0.32e-11 mj = 0.5 mjsw = 0.3 cgdo = 0.3e-9 pb = 0.9 js = 0.5e-8仿真结果如图:2.2误差分析从图中可以看出VM并没有到达2V,还差一点。那么,我把图像中的点按照0.01V取一个点导出,这样就可以找出实际仿真中的真正的VM是多少。VinVout2.0132.0942.

4、0142.0712.0152.0492.0162.0262.0172.0042.0181.9812.0191.9592.021.937上面是从图中导出的输入输出点,从表格中可以看出VM大约为2.016V和要求的2V差距为0.016V,下面进行误差分析:1、 体效应,因为体效应影响VT的大小,而体效应主要表现在当源端和体端不短接时,出现体效应。在反相器电路中源端和体端短接,所以体效应并不明显,完全可以忽略。2、 沟道长度调制效应,受到VDS的影响: 这样经过计算得到:那么pmos宽长比为45.0666/0.5,带入电路仿真发现整个电路仿真结果VM的值变小了,误差变小了。这个沟道长度调制效应我们应

5、该考虑进去。所以之后的设计以考虑了沟道长度调制效应的结果进行。2.0072.0752.0082.0522.0092.032.012.0111.9842.0121.9621.939VM大约为2.01V在2.009V和2.01V之间,那么误大约为0.01V3、 一级模型没有其他二级效应对实验结果有影响所以我们查看数据有没有出错,首先我们仿真电流,看PMOS和NMOS的VT是否正确由图中可以看出pmos和nmos的开启电压都是正确的。而两个MOS管进入饱和区的电压出现误差,说明还有没有考虑到的效应,发现LD参数。带入公式计算得:几乎没有变化,因为数据差了好几个数量级,所以我尝试把模型参数中的LD设置

6、为0,去除LD的影响,再进行仿真,得到仿真结果:这样就和结果十分接近了,取出参数得:Vin(实际)Vin(模拟)2.00072.0012.00082.00092.0062.0011由于cadence输出参数只有四个有效数字,所以我把实际的Vin自己列出来了,可以得出VM近似为2.0009且在2.0008和2.0009之间,误差查了4个数量级,完全可以忽略,可能误差为之前计算时的近似。仿真成功。3版图设计3.1设计结果如图:如图所示,因为PMOS宽度太长,采用指叉设计尽量节约面积,cadence中的版图设计中模型PMOS支持最小为0.55um工艺,所以画的是0.55um工艺的图。3.2DRC测试测试结果如图:两个为金属占比太小问题。DRC测试成功。3.3LVS测试测试成功。4总结本次课题,我复习了课上所学习的关于MOS器件以及反相器参数等等的知识点,对于这些知识充分掌握,很好地完成了老师所布置的计算以及设计的任务。同时我还回顾了苏平老师讲的模拟CMOS集成电路设计,采用这本书中的参数进行了模拟仿真,在经过反复调试之后基本达到VM=2V的目的。另外,在最后的版图设计中,赵新老师的版图设计课也帮助了我很多,让我高效快速地完成版图的设计,最终通过测试。学习的同时我也发现我cadence的水平还远远不够,还需要多加练习,对于模型参数中的很多项我还不是十分理解需要加强。

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1