计算机组成原理习题库文档格式.docx

1、1.简述冯诺依曼计算机的特点2.按照冯诺依曼原理，现代计算机应具备哪些功能答：按照冯诺依曼原理，现代计算机应具备以下5个功能： 输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。 记忆功能：应能“记住”原始数据、解题步骤及中间结果。 计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。 判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案中选择一种操作方案。 自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。第三章 系统总线选择题1、计算机使用总线结构便于增减外设，同时 C 。A.

2、减少了信息传输量B.提高了信息的传输速度C.减少了信息传输线的条数2、计算机使用总线结构的主要优点是便于实现积木化，缺点是 C 。A.地址信息、数据信息和控制信息不能同时出现B.地址信息与数据信息不能同时出现C.两种信息源的代码在总线中不能同时传送16计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量3、在三种集中式总线控制中， C 方式响应时间最快。A.链式查询B.计数器定时查询C.独立请求4、三种集中式总线控制中， A 方式对电路故障最敏感。5、连接计算机与计算机之间的总线属于 C 总线。A.

3、片内B.系统C.通信6、在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则 B 。A.设备号小的优先级高B.每个设备使用总线的机会相等C.设备号大的优先级高7、在计数器定时查询方式下，若计数从0开始，则 A 。8、在独立请求方式下，若有N个设备，则 B 。A.有一个总线请求信号和一个总线响应信号B. 有N个总线请求信号和N个总线响应信号C. 有一个总线请求信号和N个总线响应信号9、系统总线中的数据线、地址线和控制线是根据 C 来划分的。A.总线所处的位置B.总线的传输方向C.总线传输的内容10、在各种异步通信方式中， C 速度最快。A.全互锁B.半互锁C.不互锁11、在同步通信中，

4、一个总线周期的传输过程是 C 。A.先传送数据，再传输地址B.先传送地址，再传输数据C.只传输数据12、总线复用方式可以 C 。A.提高总线的传输带宽B.增加总线的功能C.减少总线中信号线的数量13、总线的异步通信方式 A 。A.不采用时钟信号，只采用握手信号B. 既采用时钟信号，又采用握手信号C. 既不采用时钟信号，又不采用握手信号14、总线的半步通信方式 B 。15.总线通信中的同步控制是BA.只适合于CPU控制的方式B.由统一时序控制的方式C.只适合于外围设备控制的方式D.只适合于主存1. 系统总线是连接CPU、主存、IO设备之间的信息传送线，按传输内容不同，又可分为地址线、数据线和控制

5、线，分别来传送地址、数据和控制信号。2.一个总线传输周期包括申请分配阶段、寻址阶段、传数阶段和结束阶段四个阶段。第四章 存储器一、选择题1. 一个16K32位的存储器，其地址线和数据线的总和是_B_A. 48B. 46C. 362. 一个512KB位的存储器，其地址线和数据线的总和是_C_A. 17B. 19C. 273. 某计算机字长是16位，他的存储容量是64KB，按字编址，他的寻址范围是_C_A. 64kB. 32KBC. 32K4. 某计算机字长是16位，他的存储容量是1MB，按字编址，他的寻址范围是_A_A. 512KB. 1MC. 512KB5. 某计算机字长是32位，他的存储容量

6、是64KB，按字编址，他的寻址范围是_B_A. 16KBB. 16K6. 某计算机字长是32位，他的存储容量是256KB，按字编址，他的寻址范围是_B_A. 128KB. 64KC. 64KB7. 若主存每个存储单元为16位，则_B_A. 其地址线为16根B. 其地址线与16无关C. 其地址线与16有关8. 交叉编址的存储器实质是一种_A_存储器，它能_执行_独立的读/写操作。A. 模块式、并行、多个B. 模块式、串行、多个C. 整体式、并行、一个9. 一个四体并行低位交叉存储器，每个模块的容量是64K32位，存储周期为200ns，在下述说法中_B_是正确的。A. 在200ns内，存储器能向C

7、PU提供256位二进制信息B. 在200ns内，存储器能向CPU提供128位二进制信息C. 在50ns内，存储器能向CPU提供32位二进制信息10. 在程序的执行过程中，Cache语主存的地址映射是由_C_。A. 操作系统来管理的B. 程序员调度的C. 由硬件自动完成的11. 在下列因素中，与Cache的命中率无关的是_C_A. Cache块的大小B. Cache的容量C. 主存的存取时间12.常用的虚拟存储器寻址系统由 A 两级存储器组成.A.主存-辅存主存辅存D.主存-硬盘1. Cache、主存和辅存组成三级存储系统，分级的目的是提高速度、扩大容量。2. 欲组成一个32K8的存储器，分别选

8、用1K4位、16K1位、2K8位的三种不同规格的存储芯片时，各需64、16、16片3. 欲组成一个64K16的存储器，分别选用32K8位、16K1位、1K4位的三种不同规格的存储芯片时，各需4、64、256片4. 用1K1的存储芯片组成16K8位的存储器共需_128_片，若将这些芯片装在几块板上，设每块板的容量位4K8位，则该存储器所需的地址码位数是_14_,其中_2_位用于选板，_2_位用于选片，_10_位用于存储芯片的片内地址。5. 主存储器位1MB即等于_1024_KB，又可表示为_220_.6. 主存和Cache的地址映像方法很多，常用的有_直接映像、全相连映像、和组相连映像 三种，在

9、存储管理上常用的替换算法是先进先出和最近很少用法。7. 设有一个四体低位交叉的存储器，每个体的容量为256K64位，存取周期为200ns。则数据总线的宽度为64位，若总线传送周期为50ns。CPU连续读4个字所需要的时间是_350ns8. 在Cache主存的地址映像中，全相连映射灵活性最强，全相连映射成本最高。9. 在写操作时，对Cache语主存单元同时修改的方法称为写直达法，若每次之暂时写入Cache，直到替换时才写入主存的方法称为写回法。10. 一个n路组相连映像的Cache中，共有M块数据。当n=1时，该Cache变为直接映像；当n=M时，该Cache变为全相连映像。11. 一个四路组相

10、连的Cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为9位，组地址为4位，字块内地址位5位12. 0101按配奇原则写出其海明码 0100101 ；三、 问答题1. 设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有ROM芯片：2K*8、8K*8、32K*8，4K*8，RAM芯片：1K*4、2K*8、8K*8、16K*8、4K*4及各种门电路，画出CPU的连接图。要求如下：01. 存储芯片的地址分配为：最小4K地址空间为系统程序区；相邻的4K地址空间为系统程序工作区；与系统程

11、序工作区相邻的24K为用户程序区。02. 指出选用的存储芯片类型及数量。用4K*8位ROM1片，4K*4位RAM2片，8K*8位RAM3片03. 详细画出片选逻辑。2. 设某计算机采用直接映像的cache，已知主存容量为4M，cache容量为4096，字块长度为个字（位字）01. 画出主存与cache的地址字段分配情况图02. cache的初态为空，CPU从主存中第099号单元读出100个字，重复读10次，问命中率多少03. 如果cache的存取时间是50ns，主存的存取时间是500ns，根据02题的命中率求平均存取时间。04. 计算cache主存系统效率。主存字块标记Cache字块标记字块内

12、地址1075答: 1）2）命中率【（100*10-13）/100*10】*100%=%3）平均访问时间*50ns+（）*500ns=4）Cache主存系统的效率 （50ns/）*100%=%3设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有1K*4位RAM,4K*8位RAM,2K*8位ROM芯片以及74138译码器和各种门电路，画出CPU的连接图。1：主存地址空间分配：A000HA7FFH为系统程序区；A800HAFFFH为用户程序区。1片2K*8位ROM，4片1K*4位RAM2：合理选用存储芯片。说明选择

13、几片，并写出每片存储芯片的二进制地址范围A800HABFFH；AC00HAFFFH3：详细给出存储芯片的片选逻辑。4、设某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求： 01、详细画出片选逻辑 02、写出每片RAM的寻址范围 03、如果运行时发现不论往那片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。 04、若出现译码中的地址线A13与CPU断线，并搭接在地电平上的故障，后果如何5、设某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求： 03、如果运行时发现只有以0000H为起始地址的存储芯

14、片不能读写，分析故障原因。 04、如果发现只能对14片RAM进行读写，试分析故障原因。第五章、输入输出系统1. 主机与设备传送数据时，采用_A_，主机与设备是串行工作的。A. 程序查询方式B. 中断方式C. DMA方式2. 主机与IO设备传送数据时，采用_C_，CPU的效率最高3. 中断向量地址是_C_A. 子程序的入口地址B. 中断服务程序的入口地址C. 中断服务程序入口地址的地址4. IO编址方式通常可分为统一编址和不统一编址，_B_。A. 统一编址就是将IO地址看作是存储器地址的一部分，可用专门的IO指令对设备进行访问。B. 不统一编址是指IO地址和存储器地址分开，所以对IO访问必须有专

15、门的IO指令C. 统一编址是指IO地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问5. IO与主机交换信息的方式中，中断方式的特点是_B_A. CPU与设备串行工作，传送与主程序串行工作。B. CPU与设备并行工作，传送与主程序串行工作。C. CPU与设备并行工作，传送与主程序并行工作。6. IO与主机交换信息的方式中，DMA方式的特点是_C_7. 下面叙述中_B_是正确的A. 总线一定要和接口相连B. 接口一定要和总线相连C. 通道可以代替接口8. 下面叙述中_C_是正确的A. 程序中断方式和DMA方式中实现数据传送都需中断请求B. 程序中断方式中有中断请求，DMA方式中没有

16、中断请求C. 程序中断方式和DMA方式都有中断请求，但目的不同。9. IO的编址方式采用统一编址时，存储单元与IO设备是靠_B_来区分的。A. 不同的地址线B. 不同的地址码C. 不同的控制线10. IO采用统一编址时，进行输入输出操作的指令是_B_A. 控制指令B. 访存指令C. 输入输出指令11. IO采用不统一编址时，进行输入输出操作的指令是_C_12. 以下_B_是错误的。A. 中断服务程序可以是操作系统模块B. 中断向量就是中断服务程序的入口地址C. 中断向量可以提高识别中断源的速度D. 软件查询法和硬件法都能找到中断服务程序的入口进址.13. 中断服务程序的最后一条指令是CA. 转

17、移指令B. 出栈指令C. 中断返回指令14. DMA方式的接口电路中有程序中断部件，其作用是_C_A. 实现数据传送B. 向CPU提出总线使用权C. 向CPU提出传输结束15. DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称为_A_A. 停止CPU访问主存B. 周期挪用C. DMA与CPU交替访问D. DMA16. DMA访问主存时，向CPU发送请求，获得总线使用权后再进行访存，这种情况称为_B_17. 以下叙述是错误的_A_A. 一个更高级的中断请求一定可以中断另一个中断处理程序的执行B. DMA和CPU必须分时使用总线C. DMA的数据传

18、送不需CPU控制D. 1. I/0与主机交换信息的方式中，程序查询方式和程序中断方式都通过程序实现数据传送，其中程序查询方式体现CPU与设备是串行工作的。问答：1.浮点数的表示范围.O与主机信息交换的方式有哪些3.在I/O设备的中断处理过程中,一次程序中断的全过程大致分为哪几个阶段第六章、计算机的运算方法1. 下列数中最小的数为 AA. 101001BB. 52OC. 2BH2. 下列数中最大的数为 BA. BB. 227OC. 96H3. 设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应十进制数-27，寄存器的内容为 CA. 27HB. 9BHC. E5H4. 对真值0表示形式唯

19、一的机器数是BA. 原码B. 补码和移码C. 反码D. 以上都不对5. 在小数定点机中，下述说法正确的是 AA. 只有补码能表示-1B. 只有原码不能表示-1C. 三种机器数都不能表示-16. 某机字长8位，采用补码形式（含一位符号位）则机器数所能表示的范围是 CA. -127127B. -128+128C. -128+1277. 当X反=时，对应的真值是AA. -0B. C. 8. 设X为整数，X反=1，1111，对应的真值是CA. -15B. -1C. -09. 若要表示0999中的任意一个十进制数，最少需要C位二进制数A. 6B. 8C. 1010. 下列说法有误差的是DA. 任何二进制

20、整数都可用十进制表示B. 任何二进制小数都可用十进制表示C. 任何十进制整数都可用二进制表示D. 任何十进制小数都可用二进制表示11. 补码代表的是十进制负数 AA. -74B. -54C. -68D. -4812. 补码加减法是指CA. 操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B. 操作数用补码表示，符号位和数值位一起参加运算，结果的符号语加减相同。C. 操作数用补码表示，连同符号位直接相加减，减某数用加其负数的补码代替，结果的符号在运算中形成D. 操作数用补码表示，由数符决定两数的操作，符号位单独处理。13. 两补码相加，采用1位符号位，则当D时，表示结果溢出。A. 最

21、高位有进位B. 最高位进位和次高位进位异或结果为0C. 最高位为1D. 最高位进位和次高位进位异或结果为114. 在浮点机中，判断补码规格化形式的原则是CA. 尾数第一位为1，数符任意B. 尾数的符号位与第一数位相同C. 尾数的符号位与第一数位不同D. 阶符与数符不同。15. 设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位、算术右移一位得分别AA. B4H EDHB. F4H 6DHC. B5H EDHD. B4H 6DH16. 芯片74181可完成DA. 16种算术运算B. 16种逻辑运算C. 8种算术运算和8种逻辑运算D. 16种算术运算和16种逻辑运算17. 加法

22、器采用先行进位的目的是CA. 优化加法器的结构B. 节省器材C. 加速传递进位信号D. 增强加法器结构18. 在原码除法中，根据A上商1A. 余数为正B. 余数为负19.浮点数的表示范围和精度取决于CA.阶码的位数和尾数的机器数形式B.阶码的机器数形式和尾数的位数C.阶码的位数和尾数的位数D.阶码的机器数形式和尾数的机器数形式20.零的机器数的表示形式（包括原码、补码、移码）21、设浮点数阶码8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127（1-2-23），最小正数为2-129，最大负数为2-128（-2-1-2-23），

23、最小负数为-2127。第七章、指令系统1. 指令系统中采用不同的寻址方式的目的只要是BA. 可降低指令译码难度B. 缩短指令字长，扩大寻址空间，提高编程灵活性C. 实现程序控制2. 二进制指令中，操作数的物理地址位置可安排在BCA. 两个主存单元B. 两个寄存器C. 一个主存单元一个寄存器D. 栈顶和次栈顶3. 操作数在寄存器中的寻址方式称为B寻址A. 直接B. 寄存器直接C. 寄存器间接4. 寄存器间接寻址方式中，操作数在C中A. 通用寄存器B. 堆栈C. 主存单元5. 变址寻址方式中，操作数的有效地址是A. 基址寄存器内容加上形式地址（位移量）B. 程序计数器内容加上形式地址（位移量）C.

24、 变址寄存器内容加上形式地址（位移量）6. 基址寻址方式中，操作数的有效地址是7. 采用基址寻址可扩大寻址范围，且A. 基址寄存器的内容由用户确定，在程序执行的过程中不可变B. 基址寄存器的内容由操作系统确定，在程序执行的过程中不可变C. 基址寄存器的内容由操作系统确定，在程序执行的过程中可变8. 采用基址寻址可扩大寻址范围，且A. 变址寄存器的内容由用户确定，在程序执行的过程中不可变B. 变址寄存器的内容由操作系统确定，在程序执行的过程中可变C. 变址寄存器的内容由用户确定，在程序执行的过程中可变9. 变址寻址和基址寻址的有效地址形成方式类似但是A. 变址寄存器的内容在执行过程中是不可变的。

25、B. 在程序执行过程中，变址寄存器、基址寄存器的内容都是可变的C. 在程序执行过程中，基址寄存器的内容不可变，变址寄存器的内容可变10. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元，如果是进栈的动作顺序市（A）Msp,（SP）-1SP,那么出栈的动作顺序应为A. （Msp）A,（SP）+1SPB. （SP）+1SP,（Msp）AC. （SP）-1SP,（Msp）A11. 设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节市相对位移量（补码表示），若CPU每当从存储器取出一个字节时，即自动完成（PC）+1PC，设当前PC的内容为2000，要求转移到2008H地址，则该转移指令第二个字节的内容应为BA. 08H B. 06H C. 0AH12. 直接、间接、立即三种寻址方式指令的执行速度，有快至慢的排序是CA. 直接、立即、间接B. 直接、间接、立即C. 立即、直接、间接13.下列说法中正确的是CA.加法指令的执行周期一定要访存B.加法指令的执行周期一定不访存C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存D.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存14以下叙述中_B_是错误的。 A取指令操作是控制器固有的功能，不需要在操作码控制下