计算机期末总结.docx

1、计算机期末总结计算机期末总结作者： 日期： 期中考试 . 试述先行进位解决的问题及基本思想。(1)进位的传递速度(2)让各位的进位与低位的进位无关，仅与两个参加操作的数有关。由于每位的操作数是同时给出的，各进位信号几乎可以同时产生,和数也随之产生，所以先行进位可以提高进位的传递速度，从而提高加法器的运算速度。简述浮点运算的基本步骤（以加法运算为例）例： 两浮点数相加，求X。 已知：210 011011, =2100 (-0.0101100) 解：和Y在机器中的浮点补码表示形式为（双符号位）: 阶符 阶码 数符 尾数 X： 0 0 0 1 0 0 1 1 0 1 Y： 0 00 1 0 10 1

2、 0 10 0 计算过程： 对阶操作 阶差EEx补-EY补00111100=11110 阶码小,右移2位，保留阶码E0。 x补=00 0 110 10 下划线上的数是右移出去而保留的附加位。 尾数相加 M补+MY补=11101010100=111001011。 规格化操作 结果的符号位与最高数值位同值，应执行左规处理,结果为1 000101 10，阶码为0 11。 舍人附加位最高位为1，采用0舍1入法处理，在所得结果的最低位+1,得新结果： 补=1001010， M: - 0.111010。判溢出 阶码符号位为00，故不溢出、最终结果为： Y2010 (-0.111001)3. DR存储器为什

3、么要刷新？防止漏电,保证存储信息不破坏。4. CPU如何区分指令和数据？空间：指令的地址是由程序计数器(PC）规定的,而数据的地址是由指令规定的。在程序执行过程中,要避免修改指令，但可以修改数据。 时间：指令在前，数据在后。(时序）5、RI和CSC分别代表什么?精简指令系统计算机（RISC) 复杂指令系统计算机（SC)6、求信息码011110的海明校验码。解:（1）求信息码011110的海明校验码确定海明校验位的位数：设R为校验位的位数，则整个码字的位数应满足不等式N=KR=2R-1。设R=3，则3-1=7,N=8+3=11,不等式不满足:设R=4，则 24-1=5，N=+311,不等式满足。

4、所以R最小取4。确定校验位的位置:位号(12)为2的权值的那些位,即: 20、21、2、2的位置作为校验位，记作1、P、4，余下的为有效信息位。即:1 2 3 4 5 7 8 9 10 1 P1 P2 D0 P3 D1 D3 P4 4 D5 D 7分组:有个校验位,将1位分4组,第I位由校验位号之和等于的那些校验位所校验。如表24所示。校验位的形成： P1=第一组中的所有位（除1外)求异或： D 4 D3D1 1 0 1 1 =1P=第一组中的所有位(除P2外)求异或： 5 D3 D2 0 =1 1 1 0=0P3=第一组中的所有位(除P3外)求异或：D7 D2 D1 =0 1 1 0=04=

5、第一组中的所有位(除P外)求异或:D7 D6 D5 D4 =0 11 0=0所以,信息码1101110的海明校验码为1。(2)校验原理在接收端分别求S、 S2、S、 S1=P1第一组中的所有位求异或=P D6 D4 D3 D1D0S2=P第二组中的所有位求异或 =2 D D5 D3 2 DS3P第三组中的所有位求异或 =3D7D3 D 1=P第四组中的所有位求异或 =D7 D D D4当S1 S23S4=0000时,接收的数无错,否则 S S2S S4的二进制编码即为出错位号,例如 S S2S 4=001说明第9位出错，将其取反,即可纠错。根据此原理,指出和纠正1位出错位的海明校验逻辑电路如图

6、2所示。海明校验逻辑电路图：7.某指令系统的指令字长16位,可含有、2、1或0个地址,每个地址占4位。请设计该指令系统的格式，最多共有多少条指令? 解：扩展操作码8.分析加减交替除法的基本原理。9.某机字长8位，试用如下所给芯片设计一个存储器，容量为10K，其中RM为高8K,ROM为低2K，最低地址为0(RAM芯片类型有为：K8，ROM芯片有：2K4)。地址线、数据线各为多少根?RM和R的地址范围分别为多少?每种芯片各需要多少片。画出存储器结构图及与CP连接的示意图。第三章 习题课：1.写出下列数据规格化浮点数的编码(设l位符号位，阶码为位移码，尾数为10位补码)。 (1）11100 (2)-

7、1101 （3)1011 解：() +111000=261110符号位为0；的阶码移码表示为110;尾数补码为111000000,所以+11100规格化浮点数的编码为 1110 110000(2)-10=25（-010101）符号位为1;5的阶码移码表示为10101；尾数补码为0110000，格化浮点数的编码为 101011010000(） +.00=2001 符号位为0；1的阶码移码表示为111;尾数补码为10110000，所以+0.0111的规格化浮点数的编码为0 0111101100002.在浮点数编码表示中_在机器数中不出现,是隐含的。(答案：D） .阶码 符号 C尾数 D.基数 .浮

8、点数的表示范围和精度取决于_. (答案;A）A.阶码的位数和尾数的位数B.阶码采用的编码和尾数的位数C.阶码采用的编码和尾数采用的编码阶码的位数和尾数采用的编码4.能发现两位错误并能纠正一位错的编码为 （答案:).R码 . 海明码 C.偶校验码 D 奇校验码5用变形补码计算 X-Y ，+Y，并判别结果的正确性。设:X=0.1101，=-0.101解：X补=0011011Y补=11011-Y补=0110 X补Y补01110 溢出 X补+Y补=00 无溢出 X+Y 0.01006.在计算机中,所表示的数有时会发生溢出,其根本原因是计算机的字长有限。答案：对7.821码就是二进制数。答案：不对。84

9、21码是十进制数的编码。8.表示定点数时,若要求数值在计算机中惟一地表示为全0，应使用反码表示。答案:错。表示定点数时，若要求数值0在计算机中惟一地表示为全0，应使用补码。第4章 内容1.主存储器用来暂时存储CPU正在使用的指令和数据，它和PU的关系最为密切。主存储器和CPU的连接是由总线支持的,连接形式如图.1所示。2.例:16X位芯片组成68位的存储器3.例:个16KX位静态芯片组成64KX8位存储器。4.例：由Inte24（1X4位)芯片组成容量为4KX8位的主存储器的逻辑框图,说明地址总线和数据总线的位数,该存储器与8位字长的CPU的连接关系。解:此题所用芯片是同种芯片。（1)片数=存

10、储器总容量（位)/芯片容量（位)=4K/（1*4)=（片)(）CU总线（由存储器容量决定）地址线位数=log2(字数)=log2(4）=12(位）数据线位数=字长=8(位）()芯片总线（由芯片容量决定）地址线=lo2（K)=10（位)数据线=4(位）（)分组（组内并行工作,cs连在一起，组间串行工作，cs分别连接译码器的输出)。组内芯片数存储器字长/芯片字长=/4=2(片）组数芯片总数组内片数=8/2=4(组)(5)地址分配与片选逻辑(6)连接方式:扩展位数，扩展单元数，连接控制线5.例某半导体存储器，按字节编址。其中，000-07H为ROM区，选用EPROM芯片（B片);00H-FF为RAM

11、区,选用RM芯片（K/片和KB片)。地址总线A1-A(低)。给出地址分配和片选逻辑。1）计算容量和芯片数OM区：2B RA区：KB 共片2）地址分配与片选逻辑存储空间分配:先安排大容量芯片(放地址低端）,再安排小容量芯片。便于拟定片选逻辑。6.用88位的ROM芯片和84位的A芯片组成存储器，按字节编址,其中RA的地址为000H5FFH,R的地址为60009FFFH，画出此存储器组成结构图及与CPU的连接图。解：计算容量、芯片数量:A的地址范围展开为00001111,A12-A从0001FH,容量为:K,高位地址A151413,从000-010,所以RA的容量为8K 3=2K。RAM的容量是24

12、K 8，需84的芯片6片。 ROM的末地址-首地址=9FFH-600H=3FFH,所以ROM的容量为214=16K。M的容量是16K8，需 88 的芯片2片。OM的地址范围展开为11 0000 0000010 1111 111 111，高位地址A5A1A3,从011100。存储器的组成结构图及与CPU的连接如图所示。存储器分布图如下面所示（按字节编址），现有芯片ROM K8和RM K4，设计此存储器系统，将AM和RO用U连接。 解:M区域是88，需2片K4的芯片;RM2区域也是8K8,需2片8 的芯片；ROM区域是88,需2片4K8的芯片。地址分析如下：（1）方法一以内部地址多的为主，地址译码

13、方案为：用A14A13作译码器输入，则选RAM1,Y1选RM，选OM，当A10时选ROM1，当1=1时选O2,扩展图与连接图如图所示。（2）方法二以内部地址少的为主,地址译码方案为：用A14A1A2作译码器输入，则和1选RM1，Y和选RA,Y6选RO，选ROM,扩展图与连接图如图所示。8.用K8的RAM芯片和2K8的OM芯片设计一个108的存储器,OM和RAM的容量分别为2K和8K，ROM的首地址为000H，AM的末地址为3FFFH。(1)ROM存储器区域和RAM存储器区域的地址范围分别为多少？()画出存储器控制图及与CP的连接图。解:（1)OM的首地址为0000H,ROM的总容量为K8;RM的末地址为3FFFH，AM的总容量为8K