EDA课设简易电子琴文档格式.docx

1、故系统可分为乐曲自动演奏模块（AUTO）、音调发生模块（TONE）和数控分频模块（FENPIN）三部分。由于设计分模块组成，每个单独的模块都是一个完整的源程序，分别实现不同性质的功能，但是每个模块又是紧密关联的，前一个模块的输出很可能是后一模块的输入。如AUTO模块的音符信号输出就是TONE模块的音符信号输入。另外，时钟脉冲信号在本课程设计中用的最多，用处也最大，一般情况下时钟信号处上升沿有效，判断和控制各个计数器计数多少。2.2 层次划分根据系统设计要求，基于计算机中时钟分频器的原理，该系统的设计采用自顶向下的设计方法，通过按键输入来控制音响或者自动演奏已存入的歌曲。它由乐曲自动演奏模块、音

2、调发生模块和数控分频模块三部分组成。 乐曲自动演奏模块乐曲自动演奏模块的作用是产生8位发生控制输入信号。当进行自动演奏时，由存储在此模块的8位二进制数作为发声控制输入，从而自动演奏乐曲。该模块的VHDL源程序主要由3个工作进程组成，分别为PULSE0，MUSIC和COM1。PULSE0的作用是根据键盘输入（自动演奏）的值（0或1）来判断计数器COUNT以及脉冲CLK2的输出值。当确定了时钟信号输出的值后，在第二个PROCESS中就可以由它控制8位发声控制输入信号了。即CLK2的值为0时，COUNT0为1。最后的COM1便是由前两个PROCESS所确定的COUNT0、AUTO和键盘输入信号值IN

3、DEX2将8位的二进制数转化为音符信号的输出，达到自动演奏的目的。该模块最主要的用途就是将输入二进制数转化为发声控制输入，是产生音符的重要步骤。 音调发生模块音调发生模块的作用是产生音阶的分频预置值。当8位发声控制输入信号中的某一位为高电平时，则对应某一音阶的数值将输出，该数值即为该音阶的分频预置值，分频预置值控制数控分频模块进行分频，由此得到每个音阶对应的频率。该模块的唯一输入信号INDEX对应就是自动模块中最后的输出INDEX0，音符显示信号CODE，高低音显示信号HIGH和音符分频系数都是根据音符输入确定的。比如我们自定义INDEX第8位为高电平时，它的分频系数则为773Hz，音符显示信

4、号为1001111,即是773的二进制表示，此时高低音显示1表示高音。该模块最主要的作用就是给音符输入预设频率值，因为，电子琴最终实现乐曲演奏就是输出不同频率的正弦波，此模块就是将二进制发声信号转化为对应的频率。 数控分频模块数控分频模块的作用是对时基脉冲进行分频，得到与0、1、2、3、4、5、6、7八个音符相对应的频率。该模块主要由4个工作进程组成。首先，根据系统时钟信号的输入得到时基脉冲以及计数器的值，而时钟信号在AUTO模块中便已给出，两者之间的设置关系类似于AUTO模块中第一个工作进程的设置。第二个PROCESS是此模块的核心，即由时基脉冲值转化为音符的频率。最后一个PROCESS则是

5、用来设置扬声器输出信号的，扬声器信号由0和1控制，当且仅当前一个PROCESS中的FULLSPKS输出为1时，扬声器才有输出，再根据计数器取值来确定输出是1还是0。 顶层模块顶层模块是整个电子琴设计的核心，也是VHDL程序的主程序，前面3个源程序都是作为子程序分别实现电子琴的某一功能，而DIANZIQIN模块则通过调用子程序最终实现乐曲演奏的目的，奏出美妙的乐曲。利用VHDL语言COMPONENT将三个模块组合起来，其中3个模块和DIANZIQIN模块的输入输出是一一对应的，比如AUTO对应HANDTOAUTO,TONE0对应TONE2，SPKS对应SPKOUT等。该图描述的是DIANZIQI

6、N模块输入输出的变量表示，整个系统的整体组装设计原理图就是这4幅编辑图按输入输出关系顺序连接而成的。3 软件设计3.1 乐曲自动演奏模块代码设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY AUTO IS PORT（CLK: IN STD_LOGIC; -系统时钟信号 AUTO: -键盘输入/自动演奏 CLK2: BUFFER STD_LOGIC; -时钟输出 INDEX2: IN STD_LOGIC_VECTOR（7 DO

7、WNTO 0）; -键盘输入信号 INDEX0: OUT STD_LOGIC_VECTOR（7 DOWNTO 0）; -音符信号输出END AUTO;ARCHITECTURE BEHAVIORAL OF AUTO IS SIGNAL COUNT0:INTEGER RANGE 0 TO 31; -定义信号计数器，有32个信号元素BEGINPULSE0:PROCESS（CLK,AUTO） -PULSE0工作进程开始 VARIABLE COUNT:INTEGER RANGE 0 TO 8; -定义变量计数器，从0到8 IF AUTO=1THEN -键盘输入为1 COUNT:=0;CLK2=0; -计

8、数器值为0，时钟信号2幅值为0 ELSIF（CLKEVENT AND CLK=）THEN -输入的时钟信号为其他值=COUNT+1; -计数器加1即为1 IF COUNT=4 THEN CLK2 ELSIF COUNT=8 THENCOUNT:END IF;END PROCESS;MUSIC:PROCESS（CLK2） -MUSIC工作进程开始 IF（CLK2EVENT AND CLK2=）THEN -时钟信号2为1 IF（COUNT0=31）THEN -计数器值为31 COUNT0INDEX0 WHEN 2= WHEN 3= WHEN 4=00010000 -5 WHEN 5= WHEN 6

9、= WHEN 7=00100000 -6 WHEN 8=10000000 -8 WHEN 9= -8 WHEN 10= WHEN 11= -3 WHEN 12=00000010 -2 WHEN 13= WHEN 14=00000001 -1 WHEN 15= WHEN 16= -5 WHEN 17= WHEN 18=00001000 -4 WHEN 19= -4 WHEN 20= WHEN 21= WHEN 22= WHEN 23= WHEN 24= WHEN 25= WHEN 26= WHEN 27= WHEN 28= WHEN 29= WHEN 30= -2 WHEN 31=WHEN OT

10、HERS=NULL;END CASE;ELSE INDEX0TONE0=773;CODE1001111HIGH=2047;0000001END ART;3.3 数控分频模块代码设计ENTITY FENPIN ISPORT（CLK1: TONE1: IN INTEGER RANGE 0 TO 2047; -音符分频 SPKS: OUT STD_LOGIC）; -驱动扬声器的音频信号END ENTITY FENPIN;ARCHITECTURE ART OF FENPIN IS SIGNAL PRECLK:STD_LOGIC; -定义时基脉冲信号 SIGNAL FULLSPKS:PROCESS（CL

11、K1）VARIABLE COUNT:INTEGER RANGE 0 TO 8 :IF（CLK1EVENT AND CLK1=）THEN -据时钟信号为1时 -判断计数器取值为1 IF COUNT=2 THEN PRECLK ELSIF COUNT=4 THEN -若计数器计4 COUNT: -时基脉冲为0，计数器清零 ELSE END IF;PROCESS（PRECLK,TONE1）VARIABLE COUNT11:INTEGER RANGE 0 TO 2047; -定义变量频率计数器11，从0到2047Hz IF（PRECLKEVENT AND PRECLK=）THEN -PRECLK脉冲上

12、升沿触发 IF COUNT11TONE1 THEN -若计数器11值小于音符信号1 COUNT11:=COUNT11+1; FULLSPKS -计数器加1，音频信号为1 ELSE COUNT11: END IF;PROCESS（FULLSPKS） -音频信号输出进程开始VARIABLE count2:integer range 0 to 1 : -定义变量计数器2，初值为0 IF （FULLSPKSEVENT AND FULLSPKS=） THEN if count2=1 then count2:= 0; else count2:=1; end if; IF COUNT2=1 THEN SPK

13、SCLK32MHZ,INDEX2=INDEX1,INDEX0=INDX,AUTO=HANDTOAUTO）; -调用自动演奏模块U1:TONE PORTMAP（INDEX=INDX,TONE0=TONE2,CODE=CODE1,HIGH=HIGH1）;-调用音调发生模块U2:FENPIN PORT MAP（CLK1=CLK32MHZ,TONE1=TONE2,SPKS=SPKOUT）; -调用数控分频模块4 仿真及测试4.1 乐曲自动演奏模块仿真该图输入系统时钟信号CLK初值设为0，自动演奏AUTO设为1，键盘输入信号INDEX2为00，INDEX0为音符信号输出，是8位的二进制代码它根据COUN

14、T0的值改变而改变。4.2 音调发生模块仿真该图输入音符信号INDEX初值为00，输出是音符显示信号CODE为01，高低音显示信号为0，音符的分频系数为11111111即2047Hz。4.3 数控分频模块仿真该图输入系统时钟信号CLK1初值为0（各输出值都是在时钟信号的下降沿有效），音符分频系数TONE1为00100000即1290Hz,驱动扬声器的音频信号SPKS输出为1。4.4 简易电子琴系统仿真该图输入系统时钟信号CLK32MHZ初值为0，自动演奏信号HANDTOAUTO初值为0，键盘输入信号INDEX1为00000000；输出音符信号CODE1则为0110000，高低音节信号HIGH1

15、变为1，即高音，音频信号SPKOUT即输出0，输出为1时CODE1变为0110100，这时出现10ns的延时。在仿真时由于系统各方面原因影响，出现延时属于正常现象。4.5 原理图综合时序仿真5 总结利用EDA设计方法设计简易电子琴，达到了熟练使用QUARTUS应用软件，进一步学习使用VHDL语言、原理图等EDA设计方法的目的。在此次课程理论设计中，不可避免地遇到一些棘手的问题，初涉VHDL语言以致很多语法和语言基本结构、算法生疏，运用不灵活。在编写源程序上遇到极大的难题，而且在编译运行程序时对出错的语句理解不到位，导致难于下手修正错误语句、语法，这使得在设计程序时遇到更多麻烦。在同学和老师的帮

16、助下，才完成了该系统的设计。通过这本的VHDL课程设计，既锻炼了我的动手能力，也让我加深了对课堂上所学到的理论知识的理解，这给我提供了一个在学习生活中很难得的理论联系实际的机会,让了深刻体验到在对于设计时遇到的不同问题时，首先应该理解问题关键所在，因为用语言编写程序需要仔细认真的态度，一点点错误漏洞将导致整个源程序无法编译运行，阻碍下一步工作完成进度。6 参考文献1 赵全利,秦春赋. EDA技术及应用教程 M. 北京: 机械工业出版社,2009.2 江国强. EDA技术与应用 M. 北京: 电子工业出版社,2007.3 黄仁欣. EDA技术实用教程 M. 北京: 清华大学出版社,2006.4 王道宪. CPLD/FPGA可编程逻辑器件应用与开发M. 北京: 国防工业出版社,2004.5 崔秀敏. EDA技术实验指导书 M. 沈阳: 沈阳理工大学出版社,2013.