计算机学科专业基础综合组成原理中央处理器CPU二docWord格式文档下载.docx

1、3.在CPU的状态字寄存器中，若符号标志位SF为“1”，表示运算结果是_。 A.正数 B.负数 C.非正数 D.不能确定4.已知一台时钟频率为2GHz的计算机的CPI为1.2。某程序P在该计算机上的指令条数为4109。若在该计算机上，程序P从开始启动到执行结束所经历的时间是4s，则运行P所用CPU时间占整个CPU时间的百分比大约是_。 A.40% B.60% C.80% D.100%5.所谓n位的CPU，这里的n是指_。 A.地址总线线数 B.数据总线线数 C.控制总线线数 D.I/O线数6.在具有中断系统的CPU中有中断标志寄存器，它用来_。 A.向CPU发出中断请求 B.提示CPU是否进入

2、中断周期 C.开放或关闭中断系统 D.以上都不对7.CPU中的控制器的全部功能是_。 B.从主存中取出指令并完成指令操作码译码 C.从主存中取出指令、分析指令并产生有关的操作控制信号 8.下列关于计算机系统中的概念中，正确的是_。 A.CPU中包括地址译码器 B.CPU中程序计数器中存放的是操作数地址 C.CPU中决定指令执行顺序的是程序计数器 D.在CPU中状态寄存器对用户是完全透明的9.三级时序系统提供的三级时序信号是_。 A.指令周期、机器周期、节拍 B.指令周期、机器周期、时钟周期 C.机器周期、节拍、工作脉冲 D.指令周期、微指令周期、时钟周期10.CPU响应中断的条件是_。 A.屏

3、蔽标志为1 B.屏蔽标志为0 C.开中断标志为1 D.开中断标志为011.一般情况下，采用下列哪种编码方式时，微指令的控制字段位数最多_。 A.直接编码方式 B.字段直接编码方式 C.字段间接编码方式 12.设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量单流水线处理器，连续执行8条指令，则该流水线的加速比为_。 A.3 B.2 C.3.4 D.2.413.超长指令字技术是通过_来提高指令的并行性的。 A.缩短原来流水线的处理器周期 B.在每个时钟周期内并发多条指令 C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令 D.把指令分配到多核CPU的不同

4、内核上执行14.下面有关CPU的寄存器的描述中，正确的是_。 A.CPU中的所有寄存器都可以被用户程序使用 B.一个寄存器不可能既作数据寄存器，又作地址寄存器 C.程序计数器用来存放指令 15.硬连接控制器是一种_型控制器。 A.组合逻辑 B.时序逻辑 C.存储逻辑 D.同步逻辑16.下面有关指令周期的叙述中，错误的是_。 A.指令周期的第一个机器周期一定是取指周期 B.所有指令的执行周期一样长 C.在有间接寻址方式的指令周期中，至少访问两次内存 D.在一条指令执行结束、取下条指令之前查询是否有中断发生17.计算机的执行速度与_有关。 A.主频 B.主频、平均机器周期 C.主频、平均机器周期和

5、平均指令周期 18.微程序存放在_中。 A.控制存储器 B.RAM C.指令寄存器 D.内存储器19.微程序控制存储器属于_的一部分。 A.主存 B.外存 C.CPU D.以上都不是20.在微程序控制的计算机中，若要修改指令系统，只要_。 A.改变时序控制方式 B.改变微指令格式 C.增加微命令个数 D.改变控制存储器的内容21.在采用增量方式的微指令中，下一条微指令的地址_。 A.在微指令计数器（PC）中 B.在程序计数器（PC）中 C.根据条件码产生 D.在当前的微指令中22.在采用断定方式的微指令中，下一条微指令的地址_。 C.根据当前的微指令的后继地址和转移控制字段条件码产生 23.微

6、地址是指微指令_。 A.在主存的存储位置 B.在堆栈的存储位置 C.在磁盘的存储位置 D.在控制存储器的存储位置24.下面有关程序计数器（PC）的叙述中，错误的是_。 A.每条指令执行后，PC的值都会被改变 B.PC的值由CPU在执行指令过程中进行修改 C.条件转移指令时，PC的值总是修改为转移目标指令的地址 D.PC的位数一般和存储器地址寄存器（MAR）的位数一样25.累加器中_。 A.没有加法器功能，也没有寄存器功能 B.没有加法器功能，有寄存器功能 C.有加法器功能，没有寄存器功能 D.有加法器功能，也有寄存器功能。26.机器主频的倒数（一个节拍）等于_。 A.CPU时钟周期 B.主板时

7、钟周期 C.指令周期 D.存储周期27.下列寄存器中，对汇编语言程序员不透明的是_。 A.存储器地址寄存器（MAR） B.程序计数器（PC） C.存储器数据寄存器（MDR） D.指令寄存器（IR）28.下列有关控制器各部件功能的描述中，错误的是_。 A.控制单元是其核心部件，用于对指令操作码译码并生成控制信息 B.PC称为程序计数器，用于存放下一条指令所在单元的地址 C.通过将PC按当前指令长度增量，可实现指令的按序执行 D.IR称为指令寄存器，用来存放当前指令的操作码29.通常情况下，下列部件中不包含在中央处理器中的是_。 A.ALU B.DRAM C.寄存器 D.控制器30.下列有关数据通

8、路的叙述中，错误的是_。 A.数据通路由若干操作元件和状态元件连接而成 B.数据通路的功能由控制部件送出的控制信号决定 C.ALU属于操作元件，用于执行各类算术和逻辑运算 D.通用寄存器属于状态元件，但不包含在数据通路中31.CPU中保存当前正在执行指令的寄存器是_。 A.PC B.IR C.AR D.DR32.在变长指令字格式的处理器中，下一条指令地址的计算方法为_。 A.PC+1 B.PC+当前指令的字节数 C.PC+下一条指令的字节数 D.不确定33.假设计算机的主频为500MHz，该计算机执行的99%的指令的指令周期=取指周期+执行周期，其中取指周期需2个时钟周期，执行周期需2个时钟周

9、期，那么该计算机的CPI大约为_。 A.2 B.4 C.125M D.250M34.下列有关微指令格式的描述中，错误的是_。 A.相对于直接编码（控制）方式，字段直接编码方式的控存利用率更高 B.相对于字段直接编码方式，直接编码（控制）方式的执行速度更快 C.相对于断定法（下址字段法），采用增量计数器法的微指令格式更短 D.相对于水平型微指令，一条垂直型指令中包含的微命令更多35.下列有关指令和微指令之间关系的描述中，正确的是_。 A.一条指令的功能通过执行一条微指令来实现 B.一条指令的功能通过执行一个微程序来实现 C.一条微指令的功能通过执行一条指令来实现 D.一条微指令的功能通过执行一个

10、微程序来实现36.相对于微程序控制器，硬布线控制器的特点是_。 A.指令执行速度慢，指令功能的修改和扩展容易 B.指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难37.下列给出的事件中，无须异常处理程序进行处理的是_。 A.缺页故障 B.地址越界 C.除数为0 D.访问Cache缺失38.下列有关“自陷”（Trap）异常的描述中，正确的有_。“自陷”是人为预先设定的一种特定处理事件可由“访管指令”或“自陷”的执行进入“自陷”一定是出现了某种异常情况才会发生“自陷”“自陷”发生后CPU将进入操作系统内核程序执行 A.

11、、 B.、 C.、 D.、39.下列关于流水线方式说法中，错误的是_。 A.定长指令字和定长操作码的指令格式更适合流水线方式 B.指令类型少和操作数地址规整的指令格式更适合流水线方式 C.采用Load/Store型指令风格的指令格式更适合流水线方式 D.流水线方式可使一条指令的执行时间更短40.下列关于指令流水线设计的叙述中，错误的是_。 A.指令执行过程的各个子功能都必须包含在某个流水段中 B.所有子功能都必须按一定的顺序经过流水段 C.虽然各子功能实际时间可能不同，但经过每个流水段的时间都一样 D.任何时候各个流水段的功能部件都不可能执行空操作41.下列关于超流水线技术的描述，错误的是_。

12、超流水线技术可以使一条指令的执行时间更短超流水线技术可以提高处理器的时钟频率超流水线技术在每个时钟周期内可同时并发多条独立指令使用了超流水线技术，在原来的时钟周期内，功能部件被使用的次数不变 A.、 B.、 C.、 D.、42.某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间流水段寄存器的缓存时间）如下图所示。43.下列关于结构相关冲突的叙述中，错误的是_。 A.结构相关冲突是指同时有多条指令使用同一资源 B.避免结构相关冲突的基本做法是使每个指令在相同的流水段中使用不同的功能部件 C.重复设置功能部件可以避免结构相关冲突 D.数据Cache和指令Cache分离可

13、解决同时访问数据和指令的冲突44.下列关于数据相关冲突的叙述中，正确的有_。数据相关冲突指的是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序在发生数据相关冲突的指令之间插入空操作指令能避免数据冲突采用旁路技术可以解决部分数据相关冲突通过编译器调整指令顺序可解决部分数据相关冲突 A.、 B.、 C.、 D.全部45.下列关于超标量技术的叙述中，错误的是_。 A.超标量技术是指在流水线中采用更多的流水段个数 B.超标量技术执行指令时，可同时发射多条指令至流水线中 C.采用超标量技术的CPU中必须配置多个不同的功能部件 D.采取超标量技术的目的是利用部件的并行性以提高指令吞吐率46.同

14、步控制是_。 A.只适用于CPU控制的方式 B.只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行的时间都相同的方式47.在运算器中的数据寄存器，每次运算既存放源操作数，又存放结果的是_。 A.累加寄存器 B.程序计数器 C.程序状态寄存器 D.指令寄存器二、B综合应用题/B（总题数：4，分数：53.00）设有一个CPU的指令执行部件如下图所示，由Cache每隔100ns提供4条指令。（注：B1、B2和B3是3个相同的并行部件）13.00）（1）.画出该指令流水线功能段的时空图。6.50）_（2）.试计算流水线执行这4条指令的实际吞吐率和效率。假设有一个计算机工程师想要

15、设计一个新的CPU，其中运行的一个典型程序的核心模块有一百万条指令，每条指令执行时间为100ps。请回答下面两个问题：15.00）（1）.若新CPU是一个20级流水线处理器，忽略流水段之间的寄存器延迟，执行上述同样的程序，理想情况下，它的速度是非流水线处理器的多少倍?5.00）（2）.实际流水线并不是理想的，流水段之间的数据传送会有额外开销。相比于理想情况，这些开销会如何影响指令执行时间和指令吞吐率。（3）.在一个按照程序完成的超标量指令流水线中，将指令的执行过程分为译码、执行和写回三个阶段。译码部件能够同时执行读取和译码两条指令，在这两条指令都启动执行后，再读取两条指令。流水线的执行阶段具有

16、三个不同的功能部件（即加法和乘法部件等），具有相关的专用通道。写回阶段有两个结果写回流水部件，只有在每两条指令都执行完成时，同时写回两个结果。假定有6条指令（I1，I2，I3，I4，I5，I6），其中： I1指令需要两个执行周期，其他指令都只需要一个执行周期； I3、I4、I5和I6使用相同的功能部件； 指令启动部件在发现后续指令和当前指令有功能部件冲突时，将停止启动后续的指令，直至当前指令完成后，才启动后续的指令。 根据上述要求，试分析其执行过程，假设起始时间为0，时钟周期为t，这6条指令各是何时完成执行过程。指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆

17、（WB）5个过程段，共有12条指令连续输入此流水线。（1）.画出流水线的时空图，假设时钟周期100ns。（2）.求流水线的吞吐率。（3）.求流水线的加速比。设一RISC机的指令流水线由5个过程段组成：取指（IF）、指令译码与读R寄存器（ID）、ALU运算与地址计算（EX），访问存储器（MEM），结果写回寄存器（WB）。现执行下列程序段： （R1）+（R2）R3LW R4, R1; （R1）R4SUB R5, R4, R3; （R4）-（R3）R5（分数：10.00）（1）.画出流水线时空图，并分析上述程序段存在哪些数据相关?若要解决此数据相关，则软硬件各有哪些方法?（2）.在这一流水线中，有哪种数据相关不可能发生，为什么?