C使用手册Word格式文档下载.docx

1、D14-CLKSRC。CLKOUT引脚源选择位 0 CLKOUT引脚输出CPU时钟 1 CLKOUT 引脚输出WDCLK时钟D13-12 LPM（1：0）。低功耗模式选择位 00 CPU 进入IDLE1（LPM0） 01 CPU 进入IDLE2（LPM1） 1x CPU 进入HALT（LPM2）D11-9-PLL时钟预定标选择位，这三位对输入时钟选择PLL倍频系数。 sCLKPS1 CLIPS0 系统时钟频率 0 0 0 4*fin 0 0 1 2*fin 0 1 0 1.33*fin 0 1 1 1*fin 1 0 0 0.8*fin 1 0 1 0.66*fin 1 1 0 0.57*fi

2、n 1 1 1 0.5*finD8-保留位D7-ADC CLKEN。ADC模块时钟使能控制位。 0 禁止ADC模块的时钟（即：关断ADC模块以节约能量） 1 使能ADC模块的时钟，且正常运行D6-SCI CLKEN。SCI模块时钟使能控制位。 0 禁止SCI模块的时钟（即：关断SCI模块以节约能量） 1 使能SCI模块的时钟，且正常运行D5-SPI CLKEN。SPI模块时钟使能控制位。 0 禁止SPI模块的时钟（即：关断SPI模块以节约能量） 1 使能SPI模块的时钟，且正常运行D4-CAN CLKEN。CAN模块时钟使能控制位。 0 禁止CAN模块的时钟（即：关断CAN模块以节约能量） 1

3、 使能CAN模块的时钟，且正常运行D3-EVB CLKEN。EVB模块时钟使能控制位。 0 禁止EVB模块的时钟（即：关断EVB模块以节约能量） 1 使能EVB模块的时钟，且正常运行D2-EVA CLKEN。EVA模块时钟使能控制位。 0 禁止EVA模块的时钟（即：关断EVA模块以节约能量） 1 使能EVA模块的时钟，且正常运行D1-保留位D0-ILLADR位。无效地址检测位。SCSR2-系统控制和状态寄存器2-7019hD15-7：保留位D6-I/P QUAL，时钟输入限定，它限定输入到LF240x的CAP1-6、XINT1-2、ADCSOC、PDPINTA*/PDPINTB*引脚上的最小脉

4、冲宽度。脉冲宽度只有达到 这个宽度之后，内部的输入状态才会改变。 0-锁存脉冲至少需要5个时钟周期 1-锁存脉冲至少需要11个时钟周期。 如这些引脚作I/O使用，则不使用输入时钟限定电路。D5-WD保护位，该位可用来禁止WD工作。该位是一个只能清除的位，复位后1。通过向该位写1对其清0。 0-保护WD，防止WD被软件禁止。 1-复位时的默认值,禁止WD工作。D4-XMIF HI-Z。该位控制外部存储器接口信号（XMIF）。 0-所有XMIF信号为正常驱动模式（非高阻态）。 1-所有XMIF信号处于高阻态。 注意：该位仅对LF2407/ LF2407A型号有效，对其它型号为保留位D3-（使能位）

5、。这位反映了BOOTEN*引脚在复位时的状态。 0-使能引导ROM。地址0000h-00FFh被片内引导 ROM块占用。禁止用FLash存储器。 1-禁止引导ROM。LF2407片内Flash程序存储器映 射地址范围为0000h-7FFFh。D2-MP/MC* （微处理器微控制器选择）。 0:DSP设置为微控制器方式，片内FLASH映射到程序存 储器空间，地址为0000h-7FFFh。 1:DSP设置为微处理器方式，程序空间0000h-7FFFh被映射到片外程序存储器空间（必须外扩外部程序存储器）D1-0-SARAM的程序/数据空间选择 00-地址空间不被映射，该空间被分配到外部存储器IMR-

6、中断屏蔽寄存器 D156 保留位。这些位读出时始终为0。 D5-INT6 mask中断6的屏蔽位。 0 中断INT6级被屏蔽 1 中断INT6级被使能 D4-INT5 mask中断5的屏蔽位。 0 中断INT5级被屏蔽 1 中断INT5级被使能 D3-INT4 mask中断4的屏蔽位。 0 中断INT4级被屏蔽 1 中断INT4级被使能 D2-INT3 mask中断3的屏蔽位。 0 中断INT3级被屏蔽 1 中断INT3级被使能 D1-INT2 mask中断2的屏蔽位。 0 中断INT2级被屏蔽 1 中断INT2级被使能 D0-INT1 mask中断1的屏蔽位。 0 中断INT1级被屏蔽 1

7、中断INT1级被使能IFR-中断标志寄存器D156 保留位。D5-INT6 flag中断6标志位。该位用作连至第6级中断INT6的所有中断标志。 0 无INT6级的中断挂起 1 至少一个INT6级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。 D4-INT5 FLAG 中断5标志位。该位用作连至第5级中断INT5的所有中断标志。 0 无INT5级的中断挂起 1 至少一个INT5级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。 D3-INT4 FLAG 中断4标志位。该位用作连至第4级中断INT4的所有中断标志。 0 无INT4级的中断挂起 1 至少一个INT4级的中断挂起，

8、向该位写1可将该位清除为0，即清除中断请求。 D2-INT3 FLAG 中断3标志位。该位用作连至第3级中断INT3的所有中断标志。 0 无INT3级的中断挂起 1 至少一个INT3级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。 D1-INT2 FLAG 中断2标志位。该位用作连至第2级中断INT2的所有中断标志。 0 无INT2级的中断挂起 1 至少一个INT2级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。 D0-INT1 FLAG 中断1标志位。该位用作连至第1级中断INT1的所有中断标志。 0 无INT1级的中断挂起 1 至少一个INT1级的中断挂起，向该位写1可

9、将该位清除为0，即清除中断请求。外设中断寄存器包括如下几种：外设中断请求寄存器0（PIRQR0）外设中断请求寄存器1（PIRQR1）外设中断请求寄存器2（PIRQR2）外设中断应答寄存器0（PIACKR0）外设中断应答寄存器1（PIACKR1）外设中断应答寄存器2（PIACKR2） 外设中断请求寄存器和外设中断应答寄存器都属于外设中断扩展模块用来向CPU产生INT1-INT6中断请求的内部寄存器。这些寄存器用户只能对其读。PIVR-外设中断向量寄存器-701Eh 该寄存器的16位V15V0，为最近 一次被应答的外设中断的地址向量。PIRQR0-外设中断请求寄存器0-7010h D150 ：外设

10、请求标志位IRQ0.15IRQ0.0 0 无相应外设的中断请求 1 相应外设的中断请求被挂起注：写入1会发出一个中断请求到DSP核，写入0无影响。PIRQR1-外设中断请求寄存器1-7011h D15： 保留位，读出为0，写入无影响。 D140 ：外设请求标志位IRQ1.14IRQ1.0 0 无相应外设的中断请求PIRQR2-外设中断请求寄存器2-7012h D15： 保留位 外设请求标志位IRQ2.14IRQ2.0 1 相应外设的中断请求被挂起写1会发出一个中断请求到DSP核，写0无影响。PIACKR0-外设中断应答寄存器0-7014hPIACKR1-外设中断应答寄存器1-7015hPIAC

11、KR2-外设中断应答寄存器2-7016hXINT1CR-外部中断1控制寄存器-7070h寄存器位对应功能D15：XINT1标志位。0 没有检测到跳变1 检测到跳变D14-3：D2：XINT1极性0 在下降沿产生中断1 在上升沿产生中断D1：XINT1优先级0 高优先级 1 低优先级D0：XINTl使能位0 屏蔽中断 1 使能中断XINT2CR-外部中断2控制寄存器-7071hXINT2中断请求标志位当XINT2的中断请求被应 答时，该位被自动清0。0没有检测到跳变1检测到跳变 软件向该位写1（写0无效）或器件复位时，该位也被清0XINT2极性该位决定XINT2引脚信号的上升沿还是下降沿产生中断

12、。XINT2的中断优先级XINT2的中断使能位0 屏蔽该中断 1 使能该中断中断相关代码 setc intm 关闭所有可屏蔽中断 clrc sxm clrc ovm clrc cnf B0 被配置为数据存储空间 ldp #DP_PF1 splk #85feh, SCSR1 splk #0e8h, WDCR不使能WDT ldp #0 splk #0000h, IMR 关闭中断 splk #0ffffh, IFR 清全部中断标志 LDP #0E0H SPLK #81FEH, SCSR1 CLKIN=6 M,CLKOUT=24 M SPLK #0E8H, WDCR 不使能WDT=GPIO-初始化70

13、90h MCRA I/O复用控制寄存器A7092h MCRB I/O复用控制寄存器B7094h MCRC I/O复用控制寄存器C7098h PADATDIR I/O端口A数据和方向寄存器709Ah PBDATDIR I/O端口B数据和方向寄存器709Ch PCDATDIR I/O端口C数据和方向寄存器709Eh PDDATDIR I/O端口D数据和方向寄存器7095h PEDATDIR I/O端口E数据和方向寄存器7096h PFDATDIR I/O端口F数据和方向寄存器MCRA-I/O口复用控制寄存器A-7090H- MCRA.n=1（基本功能） MCRA.n=0（一般I/O口）-0 MCR

14、A. 0 SCITXD IOPA01 MCRA. 1 SCIRXD IOPA12 MCRA. 2 XINT1 IOPA23 MCRA. 3 CAP1/QEP1 IOPA34 MCRA. 4 CAP2/QEP2 IOPA45 MCRA. 5 CAP3 IOPA56 MCRA. 6 PWM1 IOPA67 MCRA. 7 PWM2 IOPA78 MCRA. 8 PWM3 IOPB09 MCRA. 9 PWM4 IOPB110 MCRA.10 PWM5 IOPB211 MCRA.11 PWM6 IOPB312 MCRA.12 T1PWM/T1CMP IOPB413 MCRA.13 T2PWM/T2C

15、MP IOPB514 MCRA.14 TDIRA IOPB615 MCRA.15 TCLKINA IOPB7MCRB-I/O口复用控制寄存器B-7092H MCRB.n=1（基本功能） MCRB.n=0（一般I/O口）-0 MCRB. 0 W/R IOPC01 MCRB. 1 BIO IOPC12 MCRB. 2 SPISIMO IOPC23 MCRB. 3 SPISOMI IOPC34 MCRB. 4 SPICLK IOPC45 MCRB. 5 SPISTE IOPC56 MCRB. 6 CANTX IOPC67 MCRB. 7 CANRX IOPC78 MCRB. 8 XINT2/ADCS

16、OC IOPD09 MCRB. 9 EMU0 Reserved10 MCRB.10 EMU1 Reserved11 MCRB.11 TCK Reserved12 MCRB.12 TDI Reserved13 MCRB.13 TDO Reserved14 MCRB.14 TMS Reserved15 MCRB.15 TMS2 ReservedMCRC-I/O口复用控制寄存器A-7094H-MCRC.n=1（基本功能） MCRC.n=0（一般I/O口）0 MCRC. 0 CLKOUT IOPE01 MCRC. 1 PWM7 IOPE12 MCRC. 2 PWM8 IOPE23 MCRC. 3 PW

17、M9 IOPE34 MCRC. 4 PWM10 IOPE45 MCRC. 5 PWM11 IOPE56 MCRC. 6 PWM12 IOPE67 MCRC. 7 CAP4/QEP3 IOPE78 MCRC. 8 CAP5/QEP4 IOPF09 MCRC. 9 CAP6 IOPF110 MCRC.10 T3PWM/T3CMP IOPF211 MCRC.11 T4PWM/T4CMP IOPF312 MCRC.12 TDIRB IOPF413 MCRC.13 TCLKINB IOPF514 MCRC.14 Reserved IOPF615 MCRC.15 Reserved Reserved-注意：

18、 保留位是不可操作的，读出为0，写入对它无影响。当复用I/O脚无论是被配置为外设功能还是为通用I/O时，引脚的状态都可通过读I/O数据寄存器来获取。如果I/O端口用作通用I/O，则必须对数据和方向寄存器进行初始化设置，规定其为输入端口还是输出端口。PADATDIR-I/O端口A数据和方向控制寄存器-7098hPBDATDIR-I/O端口B数据和方向控制寄存器-709AhD15-8-AnDIRPA7-PA0的数据方向0相应引脚配置为输入1相应引脚配置为输出D15-8：BnDIRPB7-PB0的数据方向D7-0-IOPAn如果AnDIR=0，引脚配置为输入:0相应引脚的电平读为低电平1相应引脚的电

19、平读为高电平如果AnDIR=1，引脚配置为输出:0设置相应引脚，使其输出信号为低电平1设置相应引脚，使其输出信号为高电平D7-0：IOPBn如果BnDIR=0，引脚配置为输入方式。如果BnDIR=1，引脚配置为输出0设置相应引脚，使其输出信号为低电平时有效1设置相应引脚，使其输出信号为高电平时有效PCDATDIR-I/O端口C数据和方向控制寄存器-709ChCnDIR PC7-PC0的数据方向 0相应引脚配置为输入 1相应引脚配置为输出 IOPC7-IOPC0 如果CnDIR=0，引脚配置为输入。 0相应引脚的电平读为低电平 1相应引脚的电平读为高电平 0设置相应引脚，使其输出信号为低电平 1

20、设置相应引脚，使其输出信号为高电平 PDDATDIR-I/O端口D数据和方向控制寄存器-709Eh D15-9： D8： D0DIR D7-1：保留 D0： IOPD0 如果D0DIR=0，引脚配置为输入。 1相应引脚的电平读为高电平 如果D0DIR=1，引脚配置为输出 0设置相应引脚，使其输出信号为低电平时有效PEDATDIR-I/O端口E数据和方向控制寄存器-7095h D15-8：EnDIR D7-0：IOPEn 如果EnDIR=0，引脚配置为输入。 1相应引脚的电平读为高电平 如果EnDIR=1，引脚配置为输出PFDATDIR-I/O端口F数据和方向控制寄存器-7096h D15: D

21、14-8： 1相应引脚配置为输出IOPFn 如果FnDIR=0，引脚配置为输入。 如果FnDIR=1，引脚配置为输出 0设置相应引脚，使输出为低电平有效 1设置相应引脚，使输出为高电平有效 IO相关代码 ldp #DP_PF2 splk #0ff00h, MCRB lacl MCRC and #0ff00h IOPE口配置为一般I/O功能 sacl MCRC lacl PEDATDIR or #0ff00h IOPE 设置为输出方式 sacl PEDATDIR= EVA/B-初始化 事件管理器A的引脚 事件管理器B的引脚-CAP1/QEP1 捕捉单元1输入,QEP电路输入1 CAP4/QEP3 捕捉单元4输入,QEP电路 输入3CAP2/QEP2 捕捉单元2输入,QEP电路 输入2 CA