第7章 锁相技术及频率合成Word格式.docx

1、2. 压控振荡器 压控振荡器是一个电压-频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压uc（t）线性地变化，可用线性方程来表示，即 o（t）=r（t）+A0uc（t） （77） 压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压ud（t）起作用的不是其频率，而是其相位3. 环路滤波器1） RC积分滤波器 电路构成如图7.7所示。传输算子为式中，=RC是时间常数，是滤波器唯一可调的参数。 令p=j并代入上式即可得滤波器的频率特性为）RC比例积分滤波器 电路构成如图7.8所示。RC比例积分滤波器与RC积分滤波器相比，附加了一个与电容器串联的电阻R2。式中，1=（R1+R2）C

2、，2=R2C，它们是滤波器独立可调的参数。该电路的频率特性为）有源比例积分滤波器 有源比例积分滤波器由运算放大器组成，如图7.9所示，其传输算子是式中，1=（R1+AR1+R2）C；2=R2C；A是运算放大器无反馈时的电压增益。若运算放大器的增益很高，则式中，1=R1C。传输算子的分母中只有一个p，是一个积分因子，因此，高增益的有源比例积分滤波器又称为理想积分滤波器。显然，A越大,就越接近理想积分滤波器。此滤波器的频率响应为4. 锁相环路相位模型及锁相环路的数学模型 将环路的三个基本模型连接起来的锁相环路相位模型，如图7.10所示。通常将这个模型称为PLL的相位模型。这个模型直接给出了输入相位

3、i（t）与输出相按图7.10的环路相位模型，不难导出环路的数学模型:式（716）是锁相环路数学模型的一般形式，也称动态方程，从物理概念上可以逐项理解它的含义;式中pe（t）显然是环路的瞬时频差右边第一项pi（t）称固定角频率式中最后一项AdA0AF （p）sine（t）称控制角频差，AdA0AF（p）sine（t）=o（t）=o-r （719） 其表示压控振荡器在uc（t）=AdAF（p）sine（t）的作用下，产生振荡角频率o偏离r的数值。于是动态方程（716）构成如下关系： 瞬时频差=固有频差-控制频差 从方程（716）可以解出稳态相差7.1.3 锁相环路的捕捉特性 当环路未加输入信号ui

4、（t）时，VCO上没有控制电压，它的振荡频率为r。若将频率i恒定的输入信号加到环路上去，固有频差（起始频差）i=i-r，因而在接入ui（t）的瞬间，加到鉴相器的两个信号的瞬时相位差 相应地，鉴相器输出的误差电压ud（t）=Adsinit。显然，ud（t）是频率为i的差拍电压。下面分三种情况进行讨论： （1）i（t）较小，即VCO的固有振荡频率r与输入信号频率i相差较小。 （2）i较大，即r与i相差较大，使i超出环路滤波器的通频带，但仍小于捕捉带p。 （3）i很大，即r与i相差很大，使i不但远大于环路滤波器的通频带，而且大于捕捉带p。7.1.4 锁相环路的跟踪特性 当环路锁定后，如果输入信号频率

5、i或VCO振荡频率o发生变化，则VCO振荡频率o跟踪i而变化，维持o=i的锁定状态，这个过程称为跟踪过程或同步过程。相应地，能够维持环路锁定所允许的最大固有频差|i|，称为锁相环路的同步带或跟踪带，用H表示。7.1.5 一阶锁相环路的性能分析 没有滤波器时，AF（p）=1。设输人信号ui（t）为频率i不变的基准信号，且ir，即固有频差pi（t）di（t）/dtii-r，为大于零的常数。于是由式（716）可得到此时环路的基本方程1. 环路的锁定条件和稳态相位差 当环路锁定时，i=o，ui（t）与uo（t）的相位差e（t）为一恒定值稳态相位差e（），故de（t）/dt0。可以证明，只有当t=时，才

6、能满足环路的锁定条件，故锁定条件可写成把de（t）/dt0代入式（720），可得上式表明，环路锁定时控制频差等于固有频差。由于锁定时,e（t）=e（），故由上式可得2.相图法 相图法是求解微分方程的一种方法。对于式（720）所示微分方程式，以其应变量e（t）为横轴，以该变量对时间的一阶导数de（t）/dt为纵轴，这样构成的平面称为相平面，相平面内的一个点称为相点。根据捕捉带的定义， 有 p=A=AdA0 （724） 若环路已经锁定，逐渐加大固有频差i，由图7.13（a）同样可以看到，维持环路锁定的最大固有频差i也为AdA0，故同步带 H=A=AdA0 （725） 7.2 集成锁相环路和锁相环路

7、的应用7.2.1 集成锁相环 通用单片集成锁相环路是将鉴相器、压控振荡器以及某些辅助器件，集成在同一基片上。 1. 高频单片集成锁相环 （1） NE560集成锁相环路。其方框图如图7.14所示。 （2） NE561集成锁相环路。其方框图如图7.15所示。 （3） L562（NE562）集成锁相环路。其组成方框如图7.16所示。 考虑到L562鉴相器的非理想与饱和特性，其鉴相灵敏度可近似为根据设计，NE560、561、562压控振荡器频率可用下式近似计算：（4）XR-215集成锁相环路。其方框图如图7.17所示。2. 超高频单片集成锁相环 （1）L564（NE564）超高频单片集成锁相环。其组成

8、方框如图7.18所示。电路由输入限幅器、鉴相器、压控振荡器、放大器、直流恢复电路和施密特触发器等六大部分组成。鉴相器用普通的双平衡模拟相乘器，鉴相灵敏度与2端注入（或吸出）电流IB的关系如下： Sd0.46（V/rad）+7.310-4V/（radA）IB（A） 在IB800mA范围内，上式是有效的。 压控振荡器是改进型的射极耦合多谐振荡器。定时电容CT接在12、13端，电路有TTL和ECL兼容的输入、输出电路。根据L564压控振荡器的特定设计，其固有振荡频率为 （2）PC1477C。3. 低频单片集成锁相环 （1）SL565（NE565）。对SL565而言，压控振荡器振荡频率可近似表示成压控

9、灵敏度为式中，UC是电源电压（双向馈电时则为总电压）。鉴相灵敏度为（2）NE567。其方框图如图7.23所示。输入信号加在3端，环路滤波电容器接在2端，定时电阻RT与定时电容CT接在5、6端。振荡频率可用下式计算：（3） 5G4046（CD4046）。7.2.2 锁相环路的应用 通过前面的讨论已知，锁相环具有以下优点:锁定时无剩余频差;良好的窄带滤波特性；良好的跟踪特性;易于集成化。因此，锁相环广泛获得了应用。下面举一些例子简单说明。 1. 锁相倍频、分频和混频 1）锁相倍频 2）锁相分频 3）锁相混频2. 锁相解调 1） 调频信号的解调 2） 调相信号解调 3） 调幅波的同步检波3. 锁相接

10、收机7.3 频率合成原理7.3.1 频率合成器的技术指标 1. 频率范围 2. 频率间隔 3. 频率转4. 频率准确度 频率准确度表示频率合成器输出频率偏离其标称值的程度。若设频率合成器实际输出频率为fg，标称频率为f，则频率准确度定义为5.频率稳定度6.频谱纯度7.3.2 直接式频率合成法（直接式频率合成器） 设两个混频器均取差频，VFO为高调谐情况，则有7.3.3 间接频率合成法（锁相频率合成器） 锁相频率合成器的基本构成方法主要有：脉冲控制锁相法、模拟锁相合成法、数字锁相合成法。7.3.4 直接数字式合成法（波形合成法）（直接数字式频率合成器） 1. 直接数字式频率合成器的基本原理 直接

11、数字式频率合成器的基本原理也就是波形合成原理。累加器是由加法器和寄存器组成的，按照频率控制数据的不同给出不同的编码。由图7.42可知 4321=（A4+B4+C3）（A3+B3+C2） （A2+B2+C1）（A1+B1） 式中，C1、C2、C3对应加法器1、2、3的进位端。设A1A2A3A4=0001，Q4Q3Q2Q1=0000，则 D4D3D2D1= 4321 =0001 数模转换器的分辨率与计数器或累加器位数n的关系为 分辨率= 2. 直接数字式频率合成器的特点 与数字锁相频率合成器中通过改变可变分频器分频比来改变环路输出频率样，在直接数字式频率合成器中，合成信号频率为fo=k（fo2n）

12、，显然，改变频率控制数据k，便可以改变合成信号频率fo。3.直接数字式频率合成器的应用 DDS主要用于频率转换速度快及频率分辨率高的场合，如用于跳频通信系统中的频率合成器。图7.44中，图7.45为DDSPLLDS结构的原理图，它能满足fRBWDDS（DDS的输出频带）。混频滤波电路由相乘器和带通滤波器组成，其输出频率取两输入频率的和频。该系统输出频率为fo频率合成的基本概念 频率合成（Frequeney Synthesis）是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。基于这个原理制成的频率源称为频率合成器（Frequeney Synthesizer）。频

13、率合成器按频率综合方法可分为直接合成式（Direct Synthesizer）和间接合成式（IndirectSynthesizer）；从输出信号间的相位关系可分为相干源和非相干源。间接式频率合成器（IS）的概念与原理 间接式频率合成器有模拟和数字两种，分别为模拟间接式频率合器和数字间接式频率合成器。1. 模拟间接式频率合成 模拟间接式频率合成具有多种技术途径，分述如下：a.注入锁相振荡源 将一个外来基准信号源注入到被锁振荡器时，被锁振荡器所产生振荡的相位和外来基准信号的相位之差保持恒定，称为注入锁相，它由五部分组成：1. 400MHz晶振倍频参考源。包括一级100MHz晶体振荡器，一级放大器，

14、一级四倍器倍频器；2. 400MHz被锁振荡器；3. 400MHz四端环行器；4. 400MHz十倍频器。5. 400MHz锁定指示与失锁告警电路。注入锁相是在400MHz振荡器上实现的。晶振倍频给出400MHz 30mW的注入功率。相位锁定时，振荡器输出600mW功，经十倍频器，得到4GHz30mW的微波功率输出。注入锁相的原理是这样的：当频率为i参考源信号经环行器的1，2端注入到被锁振荡器时，调节振荡器的自由振荡频率0，使趋近于i,从而使起始频差减小，当（锁定带宽）时，则振荡器的相位立即被参考源锁定。相位锁定后，振荡器的频率，这时振荡器具有和晶振级一样高的频稳度，并输出功率，经由环行器的2

15、臂至环行器及十倍频器，得到高频率稳定度的微波功率输出。注入锁相振荡源，实质上是用频率稳定度高的小功率晶振倍频参考源去稳定高频大功率振荡器的频率。注入锁相的方案在很大程度上受到直接频率合成方案的影响，噪声抑制性能差及不能可靠入锁是其缺点。b. 模拟环路锁相源 如一4GHz模拟锁相环振荡源。该振荡源在400MHz构成锁相环路，环路包含400MHz鉴相器，无源比例积分滤波器和400MHz压控振荡器。400MHz压控振荡器输出400mW功率。经十倍频后得到4GHz 30mW输出。c. 取样锁相振荡源 取样锁相振荡源是模拟间接频率合成的一种。如一6GHz取样锁相振荡源其工作原理为：由100MHz晶振来的

16、正弦信号，经脉冲形成电路，变成重复频率为100MHz的窄脉冲。100MHz窄脉冲作为参考信号，和1GHz的压控振荡器信号一起加到取样鉴相器，取样鉴相器输出的误差电压控制压控振荡器的输出频率，当压控振荡器的频率为100MHz的整数倍（这里为10倍）时，取样鉴相器输出直流误差电压，环路趋于稳定，达到相位锁定状态，压控振荡器输出和晶振参考源一样稳定的1GHz信号。该信号经六倍频后输出6GHz频率。比较器、积分器及直放构成扩捕电路。2. 锁频环频率合成器 锁频环（FLL）提供了另一种间接频率合成方法。与PLL不同，FLL频率稳定度取决于鉴频器中的无源色散元件如谐振子或延迟线的相位稳定度。VCO的一部分

17、输出加到鉴频器的输入端，VCO输出频率的变化被转换为电压的变化，该电压经放大、滤波送到VCO的压控端，从而使VCO的频率变化减小。FLL带内相噪取决于VCO的相噪、开环增益及环路部件的附加相噪。同模拟PLL类似，FLL的频率切换也是靠VCO的粗调电压使频率落入相位的捕捉带内来实现。3. 数字锁相频率合成器 数字锁相频率合成器是以数字锁相环为基础构成的锁相频率合成器。应用数字鉴相器和可编程数字分频器是数字锁相频率合成器有别于模拟锁相频率合成器的主要特征。其中VCO频率锁相到参考源的谐波频率上，谐波次数等于数字分频器的分频比。利用可编程分频器，使被合成的频率都有合适的分频比，可得到频率间隔相等的频

18、率。除了鉴相是在参考频率及VCO的分谐波频率下完成外，这一锁相环的工作原理与模拟环路锁相振荡源的工作原理类似。用数字指令改变分频比以完成频率切换。具有鉴频功能的数字鉴相器输出与频率有关的误差电压经放大、滤波，使VCO的频率达到锁定。有些情况下，为了缩短频率切换时间，需要外加辅助扩捕电路。由于使用了数字器件，数字锁相频率合成器的带内相位噪声受鉴频/鉴相器、数字分频器、参考源、环路放大器等多项累积噪声的限制，所以数字锁相频率合成器的相噪性能比模拟频率合成器的要差，一般被认为应用于对相噪要求不很高的场合。事实上，只要合理优化设计合成器方案，有效控制数字器件引入的噪声，数字锁相频率合成器的相位噪声完全

19、可以做得很低。来自发射波长:850nm-1310nm（x=3时为850nm-1550nm） （输入/输出）; 传输距离:0-60km（近似）; _光纤驱动器多模式到单模式转换器组允许网络管理员在多模光纤和单模光纤间进行连接。转换到单模光纤能延长传输距离到100公里以上。这组模块支持的协议包括：以太网、快速以太网、千兆以太网、FDDI、ESCON、光纤通道、ATM、SONET、OC-3和OC-12。特点：转换多模光纤到单模光纤在单模光纤上延长链路距离超过100公里可热插拔可用SNMP管理支持大批协议与所有适用的协议标准兼容适用于所有光纤驱动器机箱电源要求：直流5伏，最大电流2安培符合发射和安全标准：FCC Part 15, Sub.J.Class A，UL 1950,CUL-CSA 22.2（No.950）,TUV-EN 60950, CE-IEC 950/EN 60950存储温度： -40到50外形尺寸：7英寸3英寸1英寸相关数据：功能：MM to SM,SX to LX协议：千兆以太网连接器端口/链路：DSC/DSC