组成试题集设计题Word格式文档下载.docx

1、 图3.24主存储器组成与CPU的连接逻辑图习题7某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在用8K8位RAM芯片形成40K16位的RAM区域，起始地址为6000H。假设RAM芯片有CS和WE信号控制端。CPU的地址为总线为A15-A0，数据总线为D15-D0，控制信号为R/W（读/写），MREQ（访存），要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。 主存地址空间分布为： 0000-3FFF 16K ROM 4000-5FFF 8K 空 6000-FFFF 40K RAM 组成该储器所需芯片及扩展方式： 16K16位ROM（现有） 0000

2、-3FFF 10片8K8位RAM芯片 6000-FFFF / 40K RAM 扩展方式： 2片 （位扩展） 8K8位 组（组内共片选、读写信号） 5组 （字扩展） 64K32位 存储器 地址总线： 216 = 64, 共需16位 数据总线： 16位 地址结构及译码方案： 用高三位地址译码产生8K组选择信号（23 = 8，88K = 64K）。 A15 A14 A13 3:8 译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 其中，Y0+Y1 作为位于0000-3FFF的16K ROM 片选择信号 Y2 空置 4000-5FFF 8K 空 Y3 、Y4 、Y5 、Y6 、Y7 分别作为位于

3、6000-FFFF的各组选择信号 片内地址： ROM 的地址输入为 A13 A12 A11 A0 每组的RAM的地址输入为 A12 A11 A0 存储器逻辑框图及其与CPU的连接：07081B习题3（1）用16K8位的DRAM芯片组成64K32位存储器，请画出该存储器的组成逻组框图。组成64K32位存储器所需16K8位的DRAM芯片数量： （ 64/16 ）（32/8 ） = 16 片 4片 （位扩展） 16K32位 组（组内共片选信号） 4组 （字扩展） 64K 地址总线: 216 = 64, 共需16位, 其中高2位（22 = 4）用于产生小组片选信号。 数据总线: 32位 译 码 器:

4、2 : 4 存储器逻辑框图:08091A习题3（1）/修改用16K16位存储器，请画出该存储器的组成逻辑框图。16位存储器所需16K（16/8 ） = 8 片 2片 （位扩展） 16K16位 组（组内共片选信号）16位 存储器1. （11分）图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。 图B5.11. 解：根据图B5.3中已知，ROM1的空间地址为0000H3FFFH，R

5、OM2的地址空 间地址为4000H7FFFH，RAM1的地址空间为C000HDFFFH，RAM2的地址空间为E000HFFFFH。 图B5.3 对应上述空间，地址码最高4位A15A12状态如下：00000011 ROM101000111 ROM211001101 RAM111101111 RAM2 2 ：4译码器对A15A12两位进行译码，产生四路输出，其中 ：y0 = 00 对应ROM1 ， y1 = 01对应ROM2 ，y3 = 11 对应 RAM1和RAM2。然后用A13区分是RAM1（A13 = 0）还是RAM2（A13 = 1），此处采用部分译码。由此，两组端子的连接方法如下：16，

6、 25， 37， 812， 1114， 93 1. （11分）用16K 1位的DRAM芯片构成64K 8位的存贮器。（1） 画出该寄存起组成的逻辑框图。（2） 设存贮器读 / 写周期均为0.5s，CPU在1s内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？（1）根据题意，存贮器总量为64KB，故地址线总需16位。现使用16K1位的动态RAM芯片，共需32片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存贮器，其组成逻辑框图如图B9.3，其中使用一片2 ：4译码器。 （2）根据已知条件，CPU

7、在1s内至少需要访存一次，所以整个存贮器的平均读/ 写周期与单个存贮器片的读 / 写周期相差不多，应采用异步刷新比较合理。对动态MOS存贮器来讲，两次刷新的最大时间间隔是2s。RAM芯片读/ 写周期为0.5s，假设16K 1位的RAM芯片由128 128矩阵存贮元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2m / 128 = 15.6s，可取刷新信号周期15s。 图 B 9.31. （11分）某机器中，已知配有一个地址空间为（00001FFF）16的ROM区域，现在用一个SRAM芯片（8K8位）形成一个16K16位的ROM区域，起始地址为（2000）16 。假设SRAM芯片有CS和

8、WE控制端，CPU地址总线A15A0 ，数据总线为D15D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。（1） 满足已知条件的存储器，画出地址码方案。（2） 画出ROM与RAM同CPU连接图。1. 解 ：存储器地址空间分布如图B18.2所示，分三组，每组8K16位。由此可得存储器方案要点如下：（1） 组内地址 ：A12 A0 （A0为低位）；（2） 组号译码使用2 ：4 译码器；（3） RAM1 ，RAM 2 各用两片SRAM芯片位进行并联连接，其中一片组成高8位，另一片组成低8位。（4） 用 MREQ 作为2 ：4译码器使能控制端

9、，该信号低电平（有效）时，译码器工作。（5） PU的R / W 信 号与SRAM的WE端连接，当R / W = 1时存储器执行读操作， 当R / W = 0时，存储器执行写操作。如图B18.3 图B18.2 图B18.3控制器08091B 1. 画出微程序控制器组成框图，说明各部分功能。 图见教材（1）控制存储器 用来存放实现全部指令系统的所有微程序。 （2）微指令寄存器 用来存放由控制存储器读出的一条微指令信息。 （3）地址转移逻辑 在一般情况下，微指令由控制存储器读出后直接给出下一条微指令地址，这个微地址信息就存放在微地址寄存器中，如果微程序不出现分支，那么下一条微指令的地址就直接由微地址

10、寄存器给出。当出现分支时，由地址转移逻辑自动完成修改微地址的任务。08091A 2. 已知某机器采用微程序控制方式，其控制存储器的容量为51248（位），微程序可根据4种状态条件,在整个控制存储器中实现转移，微指令采用水平型格式，如图所示：操作控制 顺序控制 （1） 微指令中的三个字段应该分别是多少位？（2） 画出对应这种微指令格式的微程序控制器逻辑框图。（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（ 48 4 - 9 ）= 35 位。 （2） 图见教材。3. 给出运算

11、器模型，要求设计微指令格式，并绘出给定机器指定的流程图（本题2、）4. CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（本题9）（1） 标明图中四个寄存器的名称。（2） 简述指令从主存取到控制器的数据通路。（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。5. 某计算机的数据通路如图B10.2所示，其中M主存， MBR主存数据寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序计数器（具有自增能力）， C、D-暂存器， ALU算术逻辑单元（此处做加法器看待）， 移位器左

12、移、右移、直通传送。所有双向箭头表示信息可以双向传送。本题10请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。1. （11分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出， 图B2.2 其读写控制如下表所示： 读控制 R0 RA0RA1选择 1 0 x R1 R2 R3 不读出 写控制 W WA0WA1R0R1R2R3不写入 要求：（1）设计微指

13、令格式。 （2）画出ADD，SUB两条微指令程序流程图。各字段意义如下：F1读ROR3的选择控制。 F2写ROR3的选择控制。 F3打入SA的控制信号。 F4打入SB的控制信号。 F5打开非反向三态门的控制信号LDALU。 F6打开反向三态门的控制信号LDALU ，并使加法器最低位加1。 F7锁存器SB清零RESET信号。 F8 一段微程序结束，转入取机器指令的控制信号。 R 寄存器读命令 W寄存器写命令（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。 图B2.31. （11分）图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为163

14、84字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图B3.1设处理机格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。加法指令“ADD X（Ri）”是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中

15、的X量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B3.4：相应的微操作控制信号列在框图外。 图B3.408091B07081A（11分）某计算机有8条微指令I1I8，每条微指令所包含的微命令控制信号见下表 ，aj 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其

16、整个控制字段组成如下： 01 c 01 b 直接控制 10 f 10i a c d g 11 g 11j 4位 2位 2位 1. （11分）图B8.2给出了微程序控制的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存器IR5 ，IR6两位决定，分支点b由条件码标志c决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为8位，要求：（1） 设计实现该微指令序列的微指令字顺序控制字段的格式。（2） 画出微地址转移逻辑图。 图B8.2（1）已知微地址寄存器长度为8位，故推知控存容量为256单元。所给条件中微程序有两处分支转移。如不考虑他分支转移，则需要判别测试位P1 ，P2（直

17、接控制），故顺序控制字段共10位，其格式如下,AI表示微地址寄存器： P1 P2 A1,A2 A8 （2）转移逻辑表达式如下： A8 = P1IR6TI A7 = P1IR5 A6 = P2C0其中TI为节拍脉冲信号。在P1条件下，当IR6 = 1时，TI 脉冲到来时微地址寄存器的第8位A8将置“1”，从而将该位由“0”修改为“1”。如果IR6 = 0，则A8的“0”状态保持不变，A7，A6 的修改也类似。 根据转移逻辑表达式，很容易画出转移逻辑电路图，可用触发器强制端实现。2. （11分）CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，

18、箭头表示信息传送方向。（4） 标明图中四个寄存器的名称。（5） 简述指令从主存取到控制器的数据通路。（6） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图B9.1（1） a为数据缓冲寄存器 DR ，b为指令寄存器 IR ，c为主存地址寄存器，d为程序计数器PC。（2） 主存 M 缓冲寄存器 DR 指令寄存器 IR 操作控制器。 （3）存贮器读 ：M DR ALU AC 存贮器写 ：AC DR M4（11分）今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。请问：（1）流水线的操作周期应设计为

19、多少？（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。 （3）如果在硬件设计上加以改进，至少需推迟多少时间？解（1）流水线的操作时钟周期 t按四步操作中最长时间来考虑,所以t=100ns.（2）两条指令发生数据相关冲突情况: ADD R1,R2,R3 ; R2+R3- SUB R4,R1,R5 ; R1-R5-R4 两条指令在流水线中执行情况如下表所示: 时钟指令 2 3 4 5 6 7 ADD IF IDEX WBSUBID EXADD指令在时钟4时将结果写入寄存器堆（R1）,但SUB指令在时钟3时读寄存器堆（R1）.本来ADD指令应先写入R1,S

20、UB指令后读R1,结果变成SUB指令先读R1,ADD指令后写R1,因而发生两条指令间数据相关.如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期（2100ns）.（3）如果硬件上加以改进（采取旁路技术）,可推迟1个操作时钟周期（100ns）.（11分）参见图B12.1的数据通路，画出数据指令“STA,R1,（R2）”的指令周期流程图，器含义是将寄存器R1的内容传送至（R2）位地址的贮存单元中。标出各微操作信号序列。 PCO ，G ，ARi R / W = 1 （读） 取指 DRO ，G ，IRi 译码 R2O ，G ，ARi 执 行 指 R1O , G , DRi 令 R / W

21、 = 0 （写） 图B12.31. （11分）已知MOV，ADD，COM，ADT四条指令微程序流图B14.1，已知P（1） 的条件是指令寄存器OP字段，即IR0，IR1，P（2）的条件码是进位寄存器CJ，请设计画出微程序控制器地址转移逻辑图。从流程图B14.1看出，P（1）处微程序出现四个分支，对应四个微地址。为此用OP码修改微地址寄存器的最后两个触发器即可。在P（2）处微程序出现2路分支，对应两个微地址，此时的测试条件是进位触发器Cj的状态。为此用Cj修改A2即可。转移逻辑表达式如下：A0=P1T4IR6,A1=P1IR7,A2=P2Cj。由此可画出微地址转移逻辑。如图B14.3所示。 图B

22、14.3 08091A 1. 下图是模型机实验中程序输入及查询功能对应的微程序流程图，参照本图， 请给出：（1）输出运算结果（存放在地址为4BH的内存单元）的操作步骤。（2）将地址为43H的内存单元的内容修改位80H（不改变其他内存单元的内容）。（1）操作步骤如下：1. 使编程开关处于“RUN”，运行开关于“RUN”、“STEP”；2. 拨动总清开关CLR（01）；3. 置控制台SWA、SWB开关位“0 0”；4. 置数据开关为“0100 1011”；5. 按动3次START；6. 此时总线数据灯所显示的即是运算结果。（2）操作步骤如下：3. 置控制台SWA、SWB开关位“0 1”；4. 置数

23、据开关为“0100 0011”；5. 按动2次START；6. 置数据开关为“1000 0000”；7. 按动1次START；8. 此时已完成对43H单元的修改。9. 置控制台SWA、SWB开关位“0 0”或“11”，以保护程序不被误改。总线2. （11分）画出单机系统中采用的三种总线结构。三种系统总线结构如图B2.4：2. （11分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。 解. 有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。 独立请求方式结构图如图B5.4：输入输出系统3. （11分）单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中断向量为001010，001011，001000三个设备的判优识别逻辑图。逻辑图如图B5.5： 图B5.5实验题： 1.（3分）运算器实验原理图2.（3分）要求结合实验，说明下述二个步验。（1）置内存首地址（4AH）、运行控制台微程序装入程序（SWB-SWA: 0-1）（2）置内存首地址（4AH）、采用单步或联续方式，通过运行微程序实现程序功能（SWB-SWA: 1-1）