数字电子技术课程设计报告Word下载.docx

1、王炜翀（111311124）课程设计名 称电子技术课程设计题 目多功能数字钟的设计指导教师评语指导教师签名：年 月 日答辩评语及成绩答辩小组教师签名： 年 月 日浙江海洋学院课程设计任务书20 12 20 13 学年 第 2 学期学院 东海科学技术学院 班级 C11电信 专业 电子信息工程 学生姓名（学号）111311124课程名称设计题目完成期限自20 13 年 3 月 8 日至 2013 年 3 月 28 日 共 2 周设计依据 已经学习了数字电子技术课程的内容，实验室提供必要的设备，可以进行相关设计。要求及主内容1、基本要求（1）能进行正常的时、分、秒的计时功能，分别由6个数码管显示24

2、小时、60分钟、60秒钟的计数。（2）具有清零功能。（3）具有开、关功能。2、发挥部分（1）能实现“校时”“校分”功能：当按下“SA”“校时”键时，计时器迅速递增，并按24小时循环，计满23小时后返回00；按下“SB”“校分”键时，计分器迅速递增，并按60分钟循环，计满59分钟后返回00；但不向“时”进位。（2）能进行整点报时：当计时到达59分50秒后，每隔2秒钟发出一次低音“嘟”信号（其声音频率为500HZ），连续5次到达整点，发出一次高音“嘀”信号（其声音频率为1000HZ） 参考资料1 康华光.电子技术基础 数字部分.高等教育出版社.2proteus使用指南指导教师签字冯燕尔日期2013

3、.3.7学生课程设计日志周次日 期工 作 内 容第4、5周3.18学会用proteus软件，将多功能时钟电路的计数部分和数码显示电路连接完成，且通过仿真。3.19将多功能时钟电路的计数部分和数码显示电路连接完成，且通过仿真。3.20连接了整点报时电路，在起初的仿真时，每点报时的声音强度相同。经检查几遍，发现所有报时点的频率全相同；经改变最后一点报时的频率后，通过仿真。3.21连接清零电路，并通过仿真。3.22连接了校时电路，在连接校时电路时没有考虑到当校分时它不能进位，导致在仿真时分钟会进位3.23连接了开关电路，顺利通过仿真。3.24时不时把自己完成的时钟电路仿真，看其是否符合所有要求。3.

4、26将电路的部分连线去掉，用网络标号来实现。3.27写设计实验报告。3.28答辩摘要多功能数字钟是采用数字电路实现用数字显示时间的计时装置。主要由计时器、译码显示、开关电路、清零电路、校时电路及整点报时电路几部分构成。具有时间显示、校时校分及整点报时等扩展功能并且具有走时准确、显示直观、稳定等优点深受人们喜爱。目录1.设计任务。2数字钟的电路系统设计。62.1设计原理。2.2数字钟的电路设计。2.2.1时间计数电路的设计。2.2.2整点报时电路的设计。82.2.3校时电路的设计。92.2.4译码驱动显示电路的设计。2.2.5开关电路的设计。102.2.6清零开关的设计。2.2.7字钟的整体电路

5、。112.2.8心得与体会。122.2.9参考资料。1设计任务设计制作一个数字电子钟【1】基本内容【2】发挥部分按下“SB”“校分”键时，计分器迅速递增，按60分钟循环，计满59分钟后返回00；当计时到达59分50秒后，每隔2秒钟发出一次低音“嘟”信号（其声音频率为500HZ），连续5次到达整点，发出一次高音“嘀”信号（其声音频率为1000HZ）2数字钟的电路系统设计2.1设计原理2.2数字钟的电路设计2.2.1时间计数电路的设计本设计用到的是74HC160同步十进制计数器，它的工作要求是要有CP来才有可能状态发生改变，如果没有CP来，则将继续保持前一状态。 当复位端CLR=0时，输出Q3Q2

6、Q1Q0全为零，实现异步清零功能（又称复位功能）；当CLR=1时，预置控制端LD=0，并且CLK=CLK时，Q3Q2Q1Q0= D3D2D1D0，实现同步预置数功能；当CLR=LD=1且ENP*ENT=0时，输出Q3Q2Q1Q0保持不变；当CLR=LD=ENP=ENT=1, CLK=CLK时实现计数。数字钟最基本的功能就是计时，所以计时模块也就成为本次实验中最基本的模块之一，通过两个模60计数器和一个24模计数器三者级联构成的模块能够对时、分、秒进行计时，实现计时功能，（1）六十进制计数器1Hz的脉冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到59秒时产生

7、一个向分钟的进位信号。因此，可以选用两片74HC160集成芯片组成60进制计数器。其中，”秒”个位为十进制，“秒十位为六进制。”电路如下：60进制计数电路由图可知，秒信号从CLK端输人进行十进制计数，满十输进位信号，即U24中的QQQQ时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。秒十位计数器为六进制计数器，当U23中的Q3Q2Q1Q0=0101时计数器清零，从而构成六进制计数器，同时输出向“分”计数器的进位信号。分计数器的组成电路与秒计数器的组成电路完全相同，不过进入CP的脉冲信号为秒十位进位信号输入的信号。 （2）二十四进制计数器数字钟采用24小时计时法，因此在“时”计

8、数上采用二十四进制计数器。由“分”十位进位的脉冲信号，首先送到“时”个位计数器，“时”个位计数器由74HC160集成芯片构成十进制计数，计数信号满十向十位进位，“时”十位也是用74HC160芯片构成3进制计数器。由下图可知，来自“分”十位的进位信号进入“时”个位计数器，计数器满十清零，即当U20的Q3Q2Q1Q0=1001时，同时向“时”十位计数器送入脉冲信号。当U20中的Q3Q2Q1Q0=00119中的Q3Q2Q1Q0=0010时，计数器U19、U20同时清零，即完成24进制计数。24进制计数电路2.2.2整点报时电路的设计 一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟

9、会自动报时,以示提醒。根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号。 由下图可知，本来设计低声开始响是在59分51秒，故此51秒、53秒、55秒、57秒发出低声，最后在59秒时高声开始。高声接入1000Hz的高频信号，低声接入500Hz的低频信号给以控制。整点报时电路2.2.3校时电路的设计 分位的进位信号与秒位的清零信号是同一个信号，如不在这之间加一个二极管，分调时信号会使秒位的十位清零，影响秒位的时间。当加一个如图所示的二极管时，由于二极管的单向导电性，使得秒位清零信号的高电平不会受到调时分位时产生的低电平的影响。从而解决

10、了调时高位时会影响低位时间的问题。时位调时与分位调时情况一样，解决方法也相同在此就不再重复校时电路2.2.4译码驱动显示电路的设计译码是把给定的代码进行翻译，将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数，并通过LED显示器显示，通常LED显示器与译码器是配套使用的，实验中选用的七段译码驱动器（74HC4511）和数码管采用共阴极接法。2.2.5开关电路的设计 该电路的设计主要是基于设计的基本要求，开关电路主要是当开关闭合时，电路能进行正常计时；当开关断开，电路停止工作，即停止计时。其电路图如下：2.2.6清零开关的设计当开关接通后，MR端呈现低电平，即电路立即清零；下图是时、分、秒清零电路2.2.7数钟的整体电路2.2.8心得与体会 经过这几天的课程设计，我学会很多，也知道了我也有很多的不足。不过我也没有气馁，花费了比较多的时间查阅资料，用心向同学请教。有时候设计一个电路会时常发生错误，也有恼火过，但是只要坚持，就能胜利。还有就是要虚心向别人学习，多问多看书才是王道。2.2.9参考资料康华光.电子技术基础 数字部分.高等教育出版社.