频率特性测试仪完整版文档格式.docx

1、1.2 程控锁相环频率合成方案二：采用程控锁相环频率合成方案。锁相环频率合成是将高稳定度和高精确度的标准频率经过加减乘除的运算产生同样稳定度和精确度的大量离散频率，在一定程度上解决了既要频率稳定精确、又要频率在较大范围可变的矛盾，能产生方波，通过积分电路就可以得到同频率的三角波，再经过滤波器就可以得到正弦波，但采用了多次积分电路，这种具有惰性特性的电路误差大且不能满足相频曲线和幅频曲线的输出要求，功能扩展能力有限。1.3 数字频率发生器（DDS）AD9851产生方案三：采用DDS芯片AD9851。根据题目要求，结合性价比，我们选用AD9851。AD9851是AD公司采用先进的DDS技术生产的具

2、有高级集成度的DDS器件，它的最高工作时钟为180MHz，正常输出工作频率范围为072，精度可达0.04，它还具有调频和调相功能，通过单片机的适当控制便可产生高带宽的正弦波信号。该方案产生的信号频率稳定度较好，操作简易，但抗干扰性有一定的的不足。 综上论证比较：与DDFS及锁相环频率合成相比，采用DDS芯片合成正弦信号的频率建立与切换简单，频率单一，频率覆盖范围广，精度高，可控性强，功能扩展能力大。故采用方案三。2 相位检测方案2.1 A/D采样查找最值法A/D采样法查找最值法。采用两片高速A/D转换器同时对输入的两路信号进行等时间间隔采样并将其分别存储，然后对所测信号的波形数据进行分析。用单

3、片机扫描存储在RAM中的波形数据，查找出两部分数据的最大值或最小值，计算出两片A/D转换器采集两部分波形数据的最大值或最小值的时间间隔，则信号的相位差可由下式得到：x=（Tx/T0）*360其中，Tx为两路信号相临最值的时间间隔，T0为信号周期。这种方案需要用软件对大量的波形数据进行处理才能达到较高的精确度,且采集时间间隔难以精确控制。2.2 FPGA鉴相法FPGA鉴相法。基于FPGA数字逻辑处理功能。将待测网络的正弦信号输入和输出端分别通过一个过零比较器，对两路线输出方波信号进行“异或”操作，所得脉冲的宽度可反映相位差的大小，这就将对信号相位差测量转化成对脉冲的占空比的测量。分别测量脉冲高电

4、位时间内与原方波周期内的基准源脉冲数Nh与Nt。则信号相位差为：x（Nh/Nt）*360这种方案以主控芯片的时钟信号作为计数脉冲，但原方波信号及脉冲信号都要是单个不长的时间单位，其数值相对较小，故存在误差。当待测信号频率较高时误差会更大。方案三：考虑方案二中误差的主要来源，测量中采用多周期同步计数法，此方案基于方案二，对输入信号周期进行填充式脉冲计数。其原理为：用FPGA产生一个门宽为1秒闸门信号，将FPGA的40MHZ时钟频率5倍频为200MHZ，用闸门信号与倍频时钟脉冲“相与”送入计数器1，进行计数，计数值为N1。将同步闸门信号、鉴相脉冲和时钟脉冲三者“相与”后送入记数器2，进行记数，计数

5、值为N2，则相位差为：x（N2/N1）*360。此方法缺陷来自于所其的闸门信号宽度并非整个原信号周期，这样会带来一定的误差，但其实这种误差在允许范围内是可以忽略的。总体上在测量高频率时更精确。综上采用此方案。3. 幅值检测方案3.1 峰值检波法峰值检波法。用二极管电路和电压跟随器组成的峰值检波电路，其原理为：当输入电压正半周通过时，检波管导通，对电容C充电。适当选择电容值，使得电容放电速度大于充电速度，这样，电容两端的电压可以保持在最大电压处从而实现峰值检波。二极管D2用于补偿D1的导通压降，提高测量精度。为隔离后级，增加由运算放大器构成的射极跟随器。 图3-1 峰值检波电路此电路能够检测的信

6、号频率范围很宽，被测信号频率低时检波的纹波较大，通过增加小电容和大电容并联构成的电容池可以滤除纹波，但二极管的管压降必然会带来一定误差。如果此电路中的二极管使用高频二极管，就可大大提高测量范围的频率上限，但是此电路只适合于测量中高频率段的信号。3.2 真有效值芯片AD637检测法方案二.采用真有效值芯片AD637。所谓“真正有效值”亦称真均方根值。交流电压有效值定义为VRMS=（U2）1/2借助TRMS/DC转换器对输入电压进行“平方-取平均值-开平方”运算，就能获得交流电压的有效值。在输入有效值为1V时1%误差的带宽可达到200KHZ。综合论证：峰值检波法在低幅度、过低或过高频时误差较大，而

7、应用集成真有效值检测芯片AD637进行有效值检波具有准确度高，测量面广，显示直观的优点，故采用方案二。二、 系统总体设计文案及实现方框图经过以上分析论证，系统总体流程图如下： 2.1系统总体框图 首先由单片机控制AD9851产生相应频率的正弦波（峰峰值稳定在1.68V，最小值0V），此小信号进入双T网络后会有较大的衰减，为了减小后级整形及有效值检测的稳定性，用减法器将此信号的平均值降到0V。在前级与双T网级联中，为了减小双T网络所受的干扰，在双T网络之前加一级射极跟随器。由于双T网络在中心频率左右幅度衰减很大，而此小信号进入AD637进行有效值检测会有较大的误差，因而加一级低倍数的放大电路（1

8、2倍）。信号进入FPGA处理后直接进入MSP430的内部高速A/D转换输出显示输出。三、双T网络的原理分析及计算1、双T网络的原理双T网络是属于带阻滤波器，其结构如图3-1所示。对双T网络的要求是对某一频率信号的输入，该电路发生谐振而不能通过，而对其他频率信号的输入，则基本上可以通过，但在幅值上有所衰减。采用阻抗星形三角形变换法，可以证明双T网络可等效为一个简单的型网络，如图3-2所示图3-1 双T网络电路图 图3-2 双T网络等效电路图其中当发生谐振时，谐振电压不能通过，则即 此时需实部和虚部为0，联立两式可得，故中心频率为 同理，可以证明其传递函数为可得幅频特性为：相频特性为： = 由于题

9、目要求设计双T网络的中心频率5kHz，带宽50Hz计算得出，并在对数坐标下画出该双T网络的幅频特性曲线和相频特性曲线分别如图3-3和图3-4所示。图3-3 双T网络幅频特性曲线图3-4 双T网络相频特性曲线2、双T网络的设计设计的双T网络如下:图3-5 双T网络 图3-6 幅频特性仿真图（效果好） 图3-7 相频特性仿真图（效果一般）元件选取：由于题目的扫频范围要求带宽较高，所以采用高带宽、高输入阻抗的LF356芯片。另外实验要求为阻容双T网络，中心频率f0=5KHZ，带宽Bw=100HZ。则计算如下： 四、主要功能模块电路设计1、 AD9851正弦信号发生器AD9851模块中晶振频率40MH

10、Z，进入AD9851芯片后，在内部3倍频为120MHZ，通过改变输入控制字K（D0-D7）来改变输出正弦波频率fo=k*fclk/2，其中最小分辨率0.04HZ，频率在30MHZ以下时波形完美。并且输出峰峰值1.66V，平均值0.69V。 图4-1 AD9851模块电路2、 减法电路及射极跟随器 图4-2 带射随的减法电路该电路可将AD9851输入的正弦信号（峰峰值1.68V，最小值0V）调整到平均值为0V，即去掉直流分量，这样可以避免后放大电路对直流的放大而带来的不可预测的误差。由高带宽芯片LF356组成的简单射极跟随器在消除AD9851信号源与后级双T网络级联的干扰方面有显著的效果。3 整

11、形电路 图4-3 带射随的过零比较电路由于整形电路只是为测相位服务，那么直接采用过零比较器。但LM311比较电路要注意上拉电阻的合理选择，否则输出方波上升沿会夹杂高频波纹，其次就是在输入端加电阻时，电阻应近管脚，且小于10K（或更小）。4 真有效值检测AD637的内部结构包括有源整流器（即绝对值电路）、平方/除法器、滤波放大器、独立的缓冲放大器（缓冲放大器既可以作为输入缓冲用，也可以构成有源滤波器来滤除纹波，提高测量准确度）、偏置电路五部分。AD637的标准双极点滤波电路如下图所示。 图4-4 AD637电路五、系统软件设计本系统以MSP430为主控芯片，来控制产生信号频率以及对数据的采集、处

12、理、转换、显示，而FPGA只是辅助测量相位及频率。单片机单片机软件编程采用C 语言完成，集成环境采用IAR Embedded。在此单片机软件设计按照“ 需要完成任务分析-界面功能设计-流程设计-编写代码-调试”的顺序完成。根据系统的整体设计，单片机部分在系统中的任务可归结为 以下几个方面：a控制DDS产生扫频信号，并且能获得扫频信号的频率，以便频率定标。b控制A/D采样以实现幅值的检测。c.接受FPGA传送的相位及频率信息。c处理扫频频率与采集到的有效值信号，相位信号，得到信号（频率等）参数，接受用户键盘信息。d在LCD及示波器显示参数和图形。单片机软件流程图见附录。六、测试数据与分析 a）系

13、统仪器PC机：Inspur 浪潮YB1731A 3A直流稳压电源华谊MASTECH MS8265 数字万用表台湾固纬Gwinstek GDS-1062数字示波器MSP430F449 单片机Cyclone EP1CQC240-FULL FPGAb）阻容双T网络幅值及相位测试由于在5V的峰值时，双T网络状态较好，所以用5V输入作为标准测量。幅值测试表：Vp-p（V） 5vfin（kHZ）4.904.914.924.934.944.954.964.974.98Vout（V）4.273.052.061.500.625.005.015.025.035.045.055.065.075.080.20相位测量表：（但无理论值作对照）