EDA设计实验报告多功能数字钟设计.docx

1、EDA设计实验报告多功能数字钟设计 设计实验报告EDA 多功能数字时钟设计 电光学院院系: 专业：通信工程 摘要该实验利用quartusII软件设计一个多功能数字钟，进行实验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到smartSOPC实验系统中进行调试和验证.此外还添加了秒表功能，使得设计地数字钟功能更加完善. Abstract：This experiment is to design a digital clock which is based on Quartus software and in which many basic functions

2、 like time-counting , hour-correcting , minute-correcting , reset , timing-holding and belling on the hour. And then validated the design on the experimental board . In addition, additional functions like reseting the stopwatch make this digital clock a perfect one. 1. 4设计要求2. 4工作原理3. 5各模块说明1) 7分频模块

3、2) 13计时模块3) 16显示模块4) 17校分与校时模块5) 18清零模块6) 18保持模块7) 18报时模块4. 19扩展模块1) 19秒表模块5. 20 调试、编程下载6. 21实验中出现问题及解决办法7. 22实验收获与感受8. 23参考文献 一、实验目地通过设计一个00时00分00秒23时59分59秒地多功能计数器, 巩固和复习数字电路知识，初步掌握EDA设计地基本思路和方法，并能够较为熟练地使用软件QuartusII7.2地相应功能，为课程设计等相关实验课程打下理论与实践两方面地基础. 二、设计要求 设计一个数字计时器，可以完成00:00:00到23:59:59地计时功能，并在控

4、制电路地1. 作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能. 2. 具体要求如下：1) .59秒小时59分能进行正常地时、分、秒计时功能，最大计时显示232) .分别由六个数码管显示时分秒地计时3) .时钟保持不变K1=0正常工作，K1=1K1是系统地使能开关，4) .时钟地分、秒全清零正常工作，K2=1K2是系统地清零开关，K2=0在数字钟正常工作时可以对数字钟进行快速校时和校分.K3是系统地校分开5) 关，K3=0正常工作K3=1时可以快速校分；K4是系统地校时开关，K4=0正常工作，K4=1时可以快速校时. 3. 设计提高部分要求时钟具有整点报时功能，当时钟计到5953”

5、时开始报时，在5953”, 1) 5955”,5957”时报时频率为500Hz,5959”时报时频率为1KHz. .）秒表功能，通过开关转换，数码管显示进入秒表计时状态 24. 仿真与验证 .软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证用Quartus 三、电路设计原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成其中，脉冲发生电路将.地，控制电路按要求可由校分校时电路、清零电路和保持电路组成实验箱提供地48Mhz地频率分成电路所需要地频率；计时电路与动态显示电路相连，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统地分秒

6、时同时归零；保持电路作用时，系统停止计时并保持时间不变.基本时钟电路地系统框图下图所示： 星期电彩铃电闹钟电路 译码显示电 计时电路 脉冲发生电路 报时电路 校正电路 保持电路 清零电路 ：基本时钟电路地系统框图图1下面叙述各单元电路地功能： 1、时钟信号发生器：为计时电路提供计数时钟脉冲，需要产生出一个秒脉冲，即振荡频率为1Hz地脉冲信号；为报时电路提供512Hz、1KHz地信号；为校分(时)电路提供1Hz地信号；为闹钟电路提供1KHz地信号.由于实验板上只能提供频率为48MH地系统时钟信号，所以首先要将系统时钟进行分频才能得到相应频率地时钟信号.分频器采用多片四位同步二进制计数器74161

7、相连组成模48和模1000地计数器，通过高位输出即实现分频功能. 2、计时电路：完成00时00分00秒23时59分59秒地计时功能.利用多片十进制计数器74160组成模24和模60地计数器，两个模60计数器地输出分别作为秒地个位、十位和分地个位和十位；一个模24计数器地输出作为时地个位和十位.总共输出6个8421BCD码. 3、译码显示电路：我们在这里采用七段数码管地动态显示驱动电路.通过显示译码器7447和译码器74138地作用使计数器地输出端信号在六个LED数码管分别显示时十位、时个位、分十位、分个位、秒十位及秒个位.显示译码器7447选择七段数码管地7个段码，译码器74138选择数码管地

8、位码，通过1KHz地高频率输入实现动态显示.总共是六个数码管，我们可以构造模六计数器，通过24选4数据选择器，在一个时间内选择输出秒个、秒时、分个、分时、时个、时十中地一个，如此循环，由于提供地是高频信号源，所以看起来是六个同时显示地. 档时，计数器正常计数；当开关打到”正常“、校分电路：设置一个开关，当开关打到4“校分”挡时，分计数器可以进行快速校分，即分计时器可以不受秒计数器地进行信号控制，而选通一个频率较快地校分信号进行校分.引入1Hz地脉冲信号直接在分位计数，然后根据校分开关地不同状态决定送入分计数器地脉冲来源,选择完成正常工作或快速校分功能. .快速校时信号同样可以是秒进位信号5、校

9、时电路：和校分电路地原理实现一样6、清零电路：任意时刻通过开关实现手动清零；实现开机自动清零；显示时间到23时59分59秒时电路自动清零. 7、保持电路：通过开关控制时、分、秒各位均保持在当前状态，不随输入脉冲信号变化，我们只需要在需要保持地时候将最低位秒信号输入源断开即可进行保持. 8、整点报时电路：分别在各小时地59分53秒，59分55秒，59分57秒三个时刻报出一个频率为500Hz地低音，在59分59秒报出一个频率为1KHz地高音.我们只需要将秒个、秒时、分个、分时、时个、时十地输出在要求报警地时刻地“1”电平输出端进行逻辑组合然后和相应地输入频率进行组合，如果没有到这个时间那么逻辑组合

10、输出为零；一旦到了这个将特定地时刻逻辑组合输出为高电平与频率脉冲接入报时电路，分配给蜂鸣器后，即可完成在特定时间报时地功能. .9、安装调整电路，并在实验平台上观察结果，直至达到要求为止 设计提高要求：1、秒表电路：我们可以用模100地计数功能来完成对秒输入信号地统计，具体原理和计时电路相似，只是需要输入一个较高频率地信号源，我们采用100hz地输入.它和计时电路同时工作，只是显示地时间不同，我们可以设置一个开关来进行显示选择，秒表电路同样具有清零、保持、显示，原理同上. 四、 各模块说明 分频模块 1、实验板上振荡源为48MHz，为获得秒脉冲信号和报时电路中需要地音频，需要对该振荡源进行分频

11、处理.处理地过程示意如下： 分频电路2【1】 2分频电路是通过jk触发器完成地，把jk触发器地jk都接高电平于是构成一个T 电路是Qn=Qn非，于是完成二分频电路. 原理图： 波形图： 分频电路3【2】QQQQ按照如下方式循环计数时74160用置数法实现其输出端.3分频电路是通过ACBDQ直接引出就可以对其输入地脉冲进行3.分频，输出信号由B 0010 0000 0001 Q 分频电路图如下：74160置数端为低电平有效，所以将.3作为置数信号地输入B 波形图 封装图为： 分频83】【 .8分频串联实现分频电路23将个 分频电路图如下：8 波形图为： 分频24【4】 分频分频连接起来组成一个2

12、43将一个8分频和一个 电路图为： 波形图为： 封装图为： 分频】10【5 时置数QDQCQBQA=11117416110模计数器是由计数器来 电路图为： 波形图为： 封装图为： 分频1000【6】 分频电路连接而成10是由三个 电路图为： 波形图为： 封装图为： 2hz1hz、7】1khz、500hz【 原理图为：48MHz 分频 1000 8 分频31. 2. 3. 4. 分频分频2分频 10002KHz分1KHz1Hz 电路图为： 波形图为： （由于48mhz和其他地频率相差较大于是只能看见48mhz而其他地频率为一条直 线） 封装图为： 、计时模块2计时模块包括秒、分、时三个模块，依次

13、进位.其中秒和分地模块都是一个模60计数器，时模块是一个模24技术区.计时采用地是同步计数器，它们所用地时钟信号均为. 【1】 秒计时模块秒钟部分除了要实现自身地59置0功能以外，还要将这59作为进位信 .号送到分计数器地使能端秒钟部分实际上就是一个模60计数器，当输出为59地时候，即输出01011001时，把为1地输出端通过一个四与非门接到两片74160地置数端，即另外，将这四个输出端接到分个位地使能端，即.功能0置59可完成自身地可完成59向1地进位功能. 电路图 波形图： 封装图： 【2】 分计时模块分钟部分除了要实现自身地59置0功能以外，还要将5959作为进位信号送 .到时计数器地使

14、能端 电路图： 波形图： 封装图： 】时计时模块3【 电路图： 波形图： 封装图： 、显示模块3此模块是用于数码管地动态显示，在本实验中一共需要6个数码管参与显示（秒2位，分2位，时2位），所以计数器74161设计为模6地循环，其输出既作为4片74151，所以当计7447译码器BCD因为只有一片.地控制端74138译码器83地控制端，又作为数器到某一个数值时，四片74151同时选取对应位地一个输入组成计时器某一位地BCD编码接入显示译码器7447，与此同时根据计数器地数值，74138译码器也从六个显示管地使能端选择对应位有效，从而在实验箱上显现一个有效数据.扫描地频率为几千赫兹,因为人眼视觉停留地原因，会感觉七个数码管同时显示. 原理图如下： 、校分与校时模块4 】校分模块【1 当K3为0时，校分模块输出1hz地脉冲供给分计时模块正常计数；当K3为1时，校分模块输出2hz地脉冲供给分计时模块校分.其中为了防