计算机组成原理实验报告文档格式.docx

1、实验室号：_田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字： 成绩： 实验一 算术逻辑运算实验1实验目的和要求 1. 熟悉简单运算器的数据传送通路；2. 验证4位运算功能发生器功能（74LS181）的组合功能。2实验原理实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74373）锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门（74245）和数据总线相连，数据

2、显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。图1-2中已将用户需要连接的控制信号用圆圈标明（其他实验相同，不再说明），其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为

3、高电平有效。3主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。4操作方法与实验步骤1. 按图1-2连接好实验线路，认真仔细对照接线图，查线无误后，接通电源。2.用输入单元的二进制数据开关向寄存器DR1和DR2置数，数据开关的内容可以用与开关对应的指示灯来观察，灯亮表示开关量为“1”，灯灭表示开关量为“0”。以向DR1中置入（C1H）和向DR2中置入（43H）为例，具体操作步骤如下： 首先使各个控制电平的初始状态为：CLR=1,LDDR1=0,LDDR2=0.ALU_G=1,SW_G=1,S3 S2 S1 S0 M CN=并将控制台的单元的开关SP0

4、5打在“NORM”状态，SP03打在“STEP”状态，SP04打在“RUN”状态。然后按下图所示步骤进行。上面括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲使通过按动一次控制台单元的触动开关START来产生的。（形成时钟脉冲信号T4，操作步骤如下:将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置“RUN”状态，每按动一次触动开关START，则T4输出一个单脉冲。置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线。当设置S3、S

5、2、S1、S0、M、CN的状态为111111时，DATA BUS单元的指示灯显示DR1中的数；而设置成101011时，DATA BUS单元的指示灯显示DR2中的数，然后将指示灯的显示值与输入的数据进行对比。3. 验证74LS181的算术运算和逻辑运算功能（采用正逻辑）74LS181的功能见表1-1，可以通过改变S3 S2 S1 S0 M CN的组合来实现不同的功能，表中“A”和“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。表1-1 74LS181功能表 S3S2S1S0M=0（算术运算）M=1（逻辑运算）CN=1无进位CN=0有进位F= F=A加11F=（）加1F=0减

6、1F=0F= 加 F= 加加1F=（）加 F=（）加加1F= 减减1F= 减 F= 减1F=1通过前面的操作，我们已经向寄存器DR1写入C1H，DR2写入43H，即A=C1H，B=43H。然后改变运算器的控制电平S3 S2 S1 S0 M CN的组合，观察运算器的输出，填入表1-2中，并和理论值进行比较、验证74LS181的功能。5实验内容及实验数据记录DR1DR2C143F=F=0-16实验数据处理与分析 所得实验数据与74LS181功能表对应无误。所得结果正确。7质疑、建议、问题讨论 实验过程中经常会因为粗心把线接错，导致实验结果有误。实验过程中应该仔细认真的接线并进行检查，才能保证出错率

7、最低。实验二 存储器实验1. 掌握静态随机存储器RAM工作特性。2. 掌握静态随机存储器RAM的数据读写方法。 图19 存储器实验原理图 实验所用的半导体双端口静态存储器电路原理如图19所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0A9）、数据线（I/O0I/O7）和控制线（R/W，CE，OE，BUSY）。它的结构参考附录1 中的7130结构图。在实验系统的大多数实验保，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储品相同；在做与流水相关的实验中同时用到了它的左、右端口地址由地址锁存器（74LS273）给出。地址灯L101L10

8、8与地址总线相连，显示地址内容。输入单元的数据开关经一个三态门（74LS245）边至数据总线，分别给出地址和数据。地址总线为8位，接入IDT7130的地址AL7AL0与AR0AR7，将IDT7130的高两位AR8AR9接地，所以其实际容量为256字节。IDT7130两个端口分有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER0、R/WR0时进行右端口写操作，CER0、R/WR1时进行右端口读操作，其写时间与T3脉冲宽度一致。 原理图中右端口的地址线AR8AR9接地，其访问实际容量为25

9、6字节，同时由于左端口的写信号R/WR常接高电平，所以在端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口写读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。 ZYE1603B计算机组成原理教学实验箱一台，排线若干。4操作方法与实验步骤 1.形成时钟脉冲信号T3，具体接线方法和操作步骤如下： （1）将信号单元中的TS3和T3用排线相连。 （2）将信号单元中的两个二进制开关“SP03”设置为“STEP”状态、“SPO4”设置为“RUN”状态（当“SP03”开关设置为“RUN”状

10、态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。 2.按图110连接实验线路，仔细检查无误后接通电源。（图路箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）图110 存储实验接线图3.从右端口给存储嚣的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55、具体操作步骤如下：（以向00号单元写入11为例） 首先使各种电

11、平的初始状态为：SWG1，CE1.PCG1，WE1，LDAR0，CLR101，并将控制台单元的开关SP05打在“NORM”状态，然后按下面框图所示步骤进行操作来完成数据的写入。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中T3的正脉冲是通过按动一次控制台单元的触动开关START来产生的，而WE-R的负脉冲则是通过让开关单元的WE开关做1-0-1的变化来产生。4.从做端口依次读出00，01，02，03，04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容，是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例） 其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。 所得实验数据与理论数据对应无误，所得结果正确