实验一QUARTUSII入门和分频器设计Word格式.docx

1、 学生姓名 张宗男 实验日期 成 绩 指导教师 实验一 QUARTUS II入门和分频器设计一、实验目的1 掌握QUARTUS II工具的基本使用方法；2 掌握FPGA基本开发流程和DE2开发板的使用方法；3 学习分频器设计方法。二、实验内容1运用QUARTUS II 开发工具编写简单LED和数码管控制电路并下载到DE2 实验开发板。2在QUARTUS II 软件中用VHDL语言实现十分频的元器件编译，并用电路进行验证，画出仿真波形。三、实验环境1软件工具：QUARTUS II 软件；开发语言：VHDL；2硬件平台：DE2实验开发板。四、实验过程1设计思路（1）、18个开关控制18个LED灯，

2、通过低位四个开关的10控制LED灯上7段灯的显示（2）、实现10分频IF（count=1001） THENcount=0000;clk_temp=NOT clk_temp;达到9的时候，把“0000”给到cout,然后clk_temp 信号翻转，从而实现10分频。2VHDL源程序LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY e_zhangzongnan IS PORT（SW :IN STD_LOGIC_VECTOR（0 TO 17）; HEX0 :OUT STD_LOGIC_VECTOR（0 TO 6）; LEDR :OUT STD_LOGIC

3、_VECTOR（0 TO 17）;END e_zhangzongnan;ARCHITECTURE Behavior OF e_zhangzongnan ISSIGNAL temp :STD_LOGIC_VECTOR（0 TO 3）;BEGIN LEDR=SW; temp（3）=SW（0）; temp（2）=SW（1）; temp（1）=SW（2）; temp（0）HEX01001000 END CASE; END PROCESS;END Behavior;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.A

4、LL;ENTITY f_zhangzongnan ISPORT（clk: IN STD_LOGIC; clk_div10: OUT STD_LOGIC）;END ENTITY f_zhangzongnan;ARCHITECTURE rtl OF f_zhangzongnan ISSIGNAL count: STD_LOGIC_VECTOR（3 DOWNTO 0）;SIGNAL clk_temp: STD_LOGIC;PROCESS（clk）IF（clkevent AND clk=1） THEN IF（count=ELSE=count+1;END IF;END PROCESS;clk_div10= clk_temp;END ARCHITECTURE rtl;实验结果分析能够实现相应的功能。从波形图可以看出，能够实现10分频。六、实验总结 通过这次实验，我对QUARTUS的新建，输代码，运行，仿真，烧写，和学习板的操作都相应的有了认识和学习，通过代码的编写和修改，对EDA语言有了比课堂上更加深刻的认识和掌握，为以后的学习奠定了一定的基础。