基于DS1302数字时钟电路的设计Word格式.docx

1、可采用一次传送一个字节或突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个318的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。1.1.1 DS1302引脚功能与内部结构DS1302的引脚功能如表1所示，外形及内部结构如图1所示2：引脚号引脚名称功能1VCC2主电源2、3X1、X2振荡源，外接32768Hz晶振4GND地线5RST复位/片选线6I/O串行数据输入/输出端（双向）7SCLK串行时钟输入端8VCC1后备电源表1 DS1302引脚功能表图1

2、DS1302管脚图及内部结构图1.1.2 DS1302的控制字DS1302的控制字节如图2所示： 7 6 5 4 3 2 1 0RAMA4A3A2A1A0图2 DS1302控制字节的含义控制字节的最高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入到DS1302中。位6如果为0，则表示存取日历时钟数据，为1表示存取RAM数据;位5至位1指示操作单元的地址;最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。1.1.3 DS1302的复位引脚通过把输入驱动置高电平来启动所有的数据传送。输入有两种功能：首先，接通控制逻辑，允许地址命令序列送入移位寄存

3、器；其次，提供了终止单字节或多字节数据的传送手段。当为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中置为低电平，则会终止此次数据传送，并且I/O引脚变为高阻态。上电运行时，在Vcc2.5V之前，必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。1.1.4 DS1302的数据输入输出在控制指令字输入后的下一个SCLK时钟的上升沿时数据被写入DS1302，数据输入从低位即位0开始。同样，在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据，读出数据时从低位0位至高位7，数据读写时序如图3所示：图3 数据读写时序1.1.5 DS1

4、302的寄存器DS1302共有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD码形式。其日历、时间寄存器及其控制字见表2。此外，DS1302还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器的内容。 DS1302与RAM相关的寄存器分为两类，一类是单个RAM单元，共31个，每个单元组态为一个8位的字节，其命令控制字为C0H-FDH，其中奇数为读操作，偶数为写操作；再一类为突发方式下的RAM寄存器，此方式下可一次性读写所有的RAM的31个字节，命令控制字为FEH（写）、FFH（读）。寄存器名

5、命令字取值范围各位内容写操作读操作32秒寄存器80H81H00-59CH10SECSEC分寄存器82H83H10MINMIN时寄存器84H85H01-12或00-2312/2410HR日寄存器86H87H01-28,29,30,3110DATEDATE月寄存器88H89H01-1210MMONTH周寄存器8AH8BH01-07DAY年寄存器8CH8DH00-9910YEARYEAR表2 DS1302的日历、时钟寄存器及其控制字1.2 AT89S51简介AT89S513美国ATMEL公司生产的低功耗，高性能CMOS 8位单片机，片内含4K Bytes ISP（In-system programm

6、able）的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及AT89C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元。单片机AT89S51强大的功能可为许多嵌入式控制应用系统提供高性价比的解决方案。1.2.1 AT89S51芯片的引脚及特点 图4 AT89S51引脚图AT89S51芯片的引脚结构如图4所示：（1）功能特性概括:AT89S51提供以下标准功能：40个引脚、4K Bytes Flash片内程序存储器、128 Bytes的随机存取数据存储器（RAM）、32个外部双向输入/输出

7、（I/O）口、5个中断优先级2层中断嵌套中断、2个数据指针、2个16位可编程定时/计数器、2个全双工串行通信口、看门狗（WDT）电路、片内振荡器及时钟电路。此外，AT89S51可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。空闲模式下，CPU暂停工作，而RAM、定时/计数器、串行通信口、外中断系统可继续工作。掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。（2）管脚说明：VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，也即地址/数据总线复

8、用口。作为输出口用时，能驱动8个TTL逻辑门电路。对端口写“1”时，被定义为高阻输入。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。P1口:P1口是一个带内部上拉电阻的8位双向I/O口,P1口的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流（I）。在Flash编程和程序校验期间,P1接

9、收低8位地址。部分端口还有第二功能,如表3所示:端口引脚第二功能P1.5MOSI（用于ISP编程）P1.6MISO（用于ISP编程）P1.7SCK （用于ISP编程）表3 P1口部分引脚第二功能P2口:P2口是一个带有内部上拉电阻的8位双向I/O口, P2口的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVXDPTR指令）时,P2口送出高8位地址数据。在访问8位地址的外部数据寄存器（例如执行MOVXRi指令）时,P2口线上的内容（也即特殊功能寄存器（SFR）区中P2寄存器的内容）,在整个访问期间不改变。在Flash编程或校

10、验时,P2亦接收高位地址和其它控制信号。P3口: P3口是一个带有内部上拉电阻的双向8位I/O口, P3口的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写“1”时,它们被内部的上拉电阻拉高并可作为输入端口。作输入口使用时,被外部信号拉低的P3口将用上拉电阻输出电流（IP3口除了作为一般的I/O口线外,更重要的用途是它的第二功能,如表4所示:P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。P3.0RXD （串行输入口）P3.1TXD （串行输出口）P3.2 （外中断0）P3.3 （外中断1）P3.4 T0 （定时/计数器0）P3.5 T1 （定时/计数器1）

11、P3.6 （外部数据存储器写选通）P3.7 （外部数据存储器读选通）表4 P3口引脚第二功能RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上的高电平时间将使单片机复位。WDT溢出将使该引脚输出高电平,设置SFR AUXR的DISRTO位（地址8EH）可打开或关闭该功能。 DISRTO位缺省为RESET输出高电平打开状态。ALE/:当访问外部存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部寄存器,ALE仍以时钟振荡频率的1/6输出固定的正脉冲信号,因此它可对外输出时钟或用于定时目的。值得注意的是:每当访问外部数据存储器时将跳过一个ALE

12、脉冲。对Flash存储器编程期间，该引脚还用于输入编程脉冲（如有必要,可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位,可禁止ALE操作。该位置位后,只要一条MOVX和MOVC指令才会激活ALE。此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE无效。：程序存储允许（）输出是外部程序存储器的读选通信号,当AT89S51由外部程序存储器取指令（或数据）时,每个机器周期两次有效,即输出两个脉冲。当访问外部数据存储器时,没有两次有效的信号。EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需要注意的是:如果加密位LB1被编程,复位时内部会锁存EA端状态。如EA端保持高电平（接VCC端），CPU则执行内部程序存储器中的指令。Flash存储器编程期间，该引脚用于施加+12V编程电压（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入端。XTAL2：反向振荡放大器器的输出端。（3）晶体振荡器特性： AT89S51中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别为该反向放大器的输入端和输出端。