数字逻辑第7章习题Word文件下载.docx

1、当C=0时，输入端2个与非门都关断，功能相同。当C=1时，输入端2个与非门等同于反相器，功能也相同。从传输延迟和电路代价比较：图X7-41的优点为节省一个反相器，电路代价较小，电路建立时间少一个反相器延迟，所需建立时间较短。缺点为下端输入的传输延迟较长（与非门比反相器长）。7.6 图7-34表示出了怎样用D触发器和组合逻辑来构造带有使能端的T触发器。请表示出如何用带有使能端的T触发器和组合逻辑来构造D触发器。先写出对应的特性表，再建立相应组合逻辑的卡诺图，最后写出激励组合逻辑的最小和表达：7.7 请示出如何使用带有使能端的T触发器和组合逻辑来构造J-K触发器。7.12 分析图X7-9中的时钟同

2、步状态机。写出激励方程，激励/转移表，以及状态/输出表 （状态Q1Q2=0011使用状态名AD）。激励方程D1=Q1+Q2 D2=XQ2输出方程Z=Q1+Q2激励/转移表：现态和输入为变量，激励为函数，根据D触发器特性方程，激励/转移表可表达：采用题中要求的状态命名，状态/输出表为（本题为moore输出）：7.18分析图X7-18中的时钟同步状态机，写出激励方程，激励/转移表，以及状态表（状态Q2Q1Q0=000111使用状态名AH）。激励方程 ： 激励/转移表为：采用题中要求的状态命名，状态表为：7.20 分析图X7-20中的时钟同步状态机。写出激励方程，激励/转移表，以及状态/输出表（状态

3、Q1Q2=0011使用状态名AD）。激励方程为输出方程为激励表为：考虑到T触发器的特性方程为：将激励方程代入，可以得到转移方程为：转移表为：采用题中要求的状态命名，状态/输出表为：7.44 画出一个具有2个输入INT和X以及1个Moore型输出Z的时钟同步状态机的状态图。只要INT有效，Z就一直为0。一旦INT信号无效，Z为0且应保持到X在连续4个时钟触发沿上为0011或1100，然后Z的值才变为1，并且保持到INT信号再次有效为止。要求画出整齐的状态平面图（即不要有交叉线）（提示：要求状态数不超过10）。7.46 用D触发器设计一个时钟同步状态机，它的状态/输出表如图X7-46所示。使用2个

4、状态变量（Q1和Q2），状态赋值为A=00，B=01，C=11，D=10。根据状态赋值，可以得到转移表如下：转移方程：Q1*=XQ2+XQ1Q2 Q2*=X+Q1Q2+Q1Q2 Z=Q1Q2逻辑电路图：（略）7.54 重新设计表7-12中的组合锁，按照Gray码的顺序对编码状态进行赋值（AH=000，001，011，010，110，111，101，100）。将这里得到的“与-或”形式的激励方程的成本，与课本中推得的方程进行比较。按现在的赋值方式修改表7-12，结果为：对应的转移输出表为：写出最小的激励方程和输出方程，并将激励方程与教材对比（比较输入端数量和晶体管用量，采用NAND-NAND结构

5、）：D1=Q1Q2Q3+XQ1Q2+XQ1Q2Q3 成本相同D2=XQ1Q3+XQ1Q2Q3+XQ1Q2Q3+XQ1Q2Q3 从8个输入端增加到19个输入端，增加22只晶体管；D3=Q1Q2+XQ2Q3+XQ1Q3+Q1Q2Q3 从19个输入端减少到15个输入端，减少8只晶体管；可以看到，本设计激励方程的成本较大：需要多使用14只晶体管。7.55 寻找一种3位的状态赋值方式，对表7-12的组合锁进行重新设计，要求激励方程的成本低于教材例子。（提示：注意在输入序列中，输入1-3与输入4-6相同。）将状态1-3的赋值与状态4-6的赋值采用最高位区分，低2位采用相同的GRAY码赋值方式，状态7-8的

6、赋值采用尽量减少变量变化的原则进行，得到的赋值方式为：（A-H：000，001，011，100，101，111，110，010）写出最小的激励方程，并将激励方程与教材对比（比较输入端数量和晶体管用量，采用NAND-NAND结构）：D1=XQ2Q3+XQ1Q2+XQ1Q3 减少1个与门输入端（减少2只晶体管）；D2=XQ1Q2+XQ2Q3 成本相同；D3=Q1+Q2Q3 减少12个与门输入和3个或门输入端（减少30只晶体管）；可以看到，本设计激励方程的成本较小：可以减少32 只晶体管。7-49 使用U1,U2和U3表达原始状态表中未使用的3个状态（001，010，011），针对566页中给出的最

7、小成本的激励方程，做出完整的8个状态的状态表和状态图。利用最小成本的方程写出转移/输出表如下：利用本题的状态赋值关系，可以得到完整的状态表如下：完整的状态图如下：7.52 重新设计表7-12中的1计数机，状态按照二进制计数顺序赋值（S0S3=00，01，10，11）。转移表：XY Q1*Q2* Q1Q2 00 01 11 1000011011D1=Q1XY+Q1Q2X+Q1Q2Y+Q1XY+Q1Q2X+Q1Q2YD2=Q2XY+Q2XY+Q2XY+Q2XY与采用Gray码形式赋值得到的激励方程比较，这里的D1需要增加2个3输入与门，或门需从4输入改为6输入，成本增加，D2可保持不变。7-24

8、修改图7-58，一旦LEFT 和 RIGHT 同时有效，状态立刻回到IDLE态。写出对应的转移列表。在状态图7-58中，对无条件转移回IDLE的状态不做改动（L3，R3，LR3），取消IDEL状态因为条件转移到LR3的情况，对其余状态，均增加一条转移到IDLE的转移线，转移条件为。由此得到转移列表如下（在表7-14的基础上修改）：7-59 有限存储机的输出由现在的输入和前n个时钟触发时的输入和输出完全决定。采用有限存储机方式对7.4.1节的状态机进行设计。考虑到该状态机输出Z=1的条件，考虑到设计moore机的要求，利用A1和A2表达前2次时钟对应的输入A，Z1 表达前一次时钟的输出，则可以设计如下：