GaNSiHEMT的电学特性测试和可靠性测Word文档格式.docx

1、Study on electrical property and reliability of HEMT on GaN/SiAbstractAlong with the development of integrated circuit, Moores Law is driving the scaling down of the basic element of integrated circuit, which is called metal-oxide-semiconductor field effect transistor. In the principle of scaling do

2、wn， we have to reduce the thickness of gate oxide with a scale of 1/x at every technology node. With the continued scaling-down of MOSFET, the thickness of traditional SiO2 dielectrics have to be reduced to a very thin level, which dramatically increases the leakage current caused by quantum tunneli

3、ng. Meanwhile, the reliability of gate dielectrics is also degraded. As it is not possible to reduce the thickness of gate oxide any more, we have to choose a dielectric with higher dielectric constant in order to maintain the gate capacitance. Our researches focus on HfO2 dielectrics. We explain th

4、e mechanism of leakage current through testing Electrical characteristic（C-V， I-V analysis）. The research status of high-k reliability is summarized in this article, while the constant voltage stress, constant current stress and characteristics of high-k breakdown will be concluded. Our research can

5、 help to realize the leakage current mechanism and SILC effect of HfO2, furthermore it can offer us direction on optimize the fabrication process. Generally, it is reported that the TDDB characteristics of ultra-thin HfO2 gate dielectrics depends on polarity as well as electric field strength of str

6、esses.Keyword: high-k dielectric, leakage current, HfO2, Breakdown Mechanism， SILC. 目录1 绪论 11.1 研究背景及意义 11.2 新型高k栅介质 61.2.1 栅氧化层厚度无法减薄的解决方案 61.2.2 引入高介电常数介质的常规要求 71.2.3 目前高k栅介质应用中存在的问题 82 高k栅介质电学特性研究 112.1 相关实验原理及物理基础 112.1.1 C-V测试原理 112.1.2 栅极泄漏电流机制 182.2 高k栅介质电学特性测试 262.2.1 HfO2栅介质的泄露电流机制 262.2.2

7、HfO2栅介质层的SILC效应 342.3 本章小结 363 高k栅介质可靠性研究 373.1 可靠性研究理论基础 373.1.1 高K栅介质可靠性研究的理论基础 373.1.2 高K栅介质可靠性测试结构和测试方法 403.1.3 高K栅介质层击穿的物理机制 483.2 HfO2栅介质时变击穿（TDDB）特性 523.2.1 HfO2栅介质TDDB的面积依赖性 523.2.2 HfO2栅介质TDDB的电场依赖性 543.3 本章小结 564 结论 57致谢 59主要参考文献 60外文资料翻译及原文 621 绪论1.1 研究背景及意义半导体工业的飞速发展是人们众所周知的，自从德州仪器的Jack

8、Kilby在1958年9月在锗上实现了第一块集成电路以来（大约与此同时，仙童半导体公司的Robert Noyce用平面技术在硅上也实现了集成电路），集成电路技术便以令人难以置信的速度发展着，其规律基本符合众所周知的摩尔定律，即集成电路上可容纳晶体管数目每十八个月就会增加一倍，如图1.1所示。根据该定律，集成电路产业经历了从小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）、到现在的特大规模（ULSI）的发展历程。1图1.1 摩尔定律在集成电路发展中的体现微电子技术发展主要依赖于不断缩小器件的特征尺寸，提高芯片的集成度同时增加硅片面积。其中，器件尺寸的缩小是主要的途径之一

9、。器件尺寸的缩小，一方面使器件性能提高，另一方面使单位面积上能够集成更多数量的晶体管，从而使得单位功能电路的成本降低，使得集成电路产品的性价比显著提高，这也是微电子技术发展的原动力。在我国，经济实力的持续增长也使得电子信息工业产值在工业生产总值的比重越来越大。国家对于集成电路产业的发展越来越关注。在十二五规划“加快发展高技术产业”部分中，都把大力发展集成电路产业和新型元器件被放在第一部分阐述，这说明集成电路工业在我国未来发展中占有相当重要的地位。2我们可以说，21世纪是信息化的世纪，因此，与之有紧密联系的集成电路工业也必将得到高速的发展。尽管我国半导体集成电路工业起步并不晚，但从目前总体来看，

10、我国集成电路产业和发达国家相比还存在一定的差距和不足：1）产业规模小。2）工艺水平低，例如：封装水平还处于世界七十年代的水平，然而近几年得到较多的重视。3）创新能力弱，主导产品和技术依赖国外。4）配套基础薄弱，没有形成完整的产业体系，这是导致我国集成电路产业相对较弱的直接原因。现在，我国信息产业和网络系统建设所用的集成电路大部分依赖进口，由此形成的安全隐患已引起社会各界的广泛关注。另一方面，作为一个发展中大国，我国必须逐步形成具有自主产权的信息技术关键产品，在世界新产业格局中争得一席之地。目前，我国巨大的市场和国民经济的高速发展为我国集成电路发展提供了难得的机遇，对集成电路企业一系列优惠政策的

11、颁布和实施，也极大地促进了我国集成电路产业的发展。半导体工业发展的主要指标如表1.1所示。这些标识集成电路发展趋势的表1.1 集成电路发展的各项性能指标发展趋势（指标）标示和应用集成度单位芯片的功能容量成本单元功能的成本费用速度微处理器的时钟频率功耗便携式电脑和蜂窝电话的性能要求压缩度小型，轻型类产品功能性非易失性存储器性能指标，都是借助集成电路最小特征尺寸的减小而取得突破的，所以集成度的提高是最重要的指标。集成度的提高在近二十年的时间里，一直遵循着著名的摩尔定律，即芯片上的器件数每18个月增加一倍，器件的特征尺寸大约每三年缩小倍。就CMOS而言，目前的微电子工艺水平已经进入0.15-0.13

12、m的技术时代，硅片的直径达200-300mm。据预测，21世纪上半叶，电子技术仍将继续按照摩尔定律高速发展。以集成电路三个标志量（存储容量、速度、数据传输速度）而言，21世纪的微电子技术将从目前的3G逐步发展到3T（即存储容量由G位发展到T位、集成电路器件的速度从GHz发展到THz、数据传输速率由Gbps发展到Tbps）。3如此迅速的发展使得CMOS集成电路的集成度不断提升，运算速度不断提高，成本也随之不断降低。但是，随之而来的各种可靠性问题也困扰着器件工程师们。集成度的提高所导致的必然结果是半导体器件的特征尺寸不断减小，表1.2具体说明了等比例缩小的各项要求。具体数值已经从上世纪的十几微米锐

13、减到最近已经投入商业生产的32nm。在32nm工艺节点下，工业生产要求栅氧化层的等效厚度EOT（在保持栅电容值不变的条件下，以相对介电常数为3.9的SiO2作为标准得到的栅介质层厚度）小于3nm，如仍采用传统的SiO2作为栅氧化层介质，电子的直接隧穿效应和栅介质层所承受的电场将变得很大，由此引发了诸多可靠性问题。这些问题包括栅极漏电流强度的持续增大；超薄栅氧化层的击穿；超薄栅氧化层的隧穿电流对器件和电路性能造成的负面影响；多晶硅栅的耗尽和反型层电容引起的器件性能退化等。这些问题都严重阻碍了MOS器件的进一步发展，同时也意味着传统的二氧化硅介质已经达到了使用的物理极限。4表1.2 MOS器件等比

14、例缩小规律器件参数电路参数名称变化数值沟道长度1/K源漏电流沟道宽度连线电阻K源漏结深开启电压电源电压功耗延迟乘积1/K3栅介质厚度线响应时间1衬底浓度归一化电压降另一方面，栅氧化层厚度的减小也同时造成了栅漏电流的增加。对微电子器件来说，通过栅氧化层的漏电流应当尽可能小，通常在台式机或笔记本电脑的应用中，漏电流的上限分别为1.0A/cm2、1.Ox10-3A/cm2。根据半导体工业协会（SIA）的预测，当CMOS技术发展到栅长小于70nm时，SiO2的厚度需要小于1.5nm。公式（1-1）是超薄栅极氧化层中漏电流与栅极氧化层厚度的关系： （1-1）上式中，I是栅极漏电流，m*是电子在SiO2中的电子有效质量，Ec。是SiO2和衬底价带的能带失配，t是栅介质的厚度。举例来说，当栅压为1V时，