数字钟 课程设计Word格式文档下载.docx

1、摘要：数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。本文设计中采用了组合逻辑电路和时序电路的设计，芯片采用了2-5-10异步计数器74LS390，74LS00与非门、555时

2、钟芯片等，实现时间的计时,能显示时、分、秒的数字钟实现校时、校分、校秒。 扩展功能：关键词: 计数器；译码器；振荡器；校时电路 ABSTRACT:Digital clock is widely used in personal family, stations, terminals, offices and other public places, become a necessity in daily life. As digital integrated circuit development and wide application of quartz crystal oscillato

3、rs, making the digital clock accuracy, the use of more than old-fashioned clocks, digital clocks to the production and life of people has brought great convenience, but also greatly extends the original timekeeping watches function. Such as timed automatic alarm, automatic bell schedule, automatical

4、ly controlled time, time broadcasting, auto lights from the closed, oven timer switch, power off the device, and even automatically enable all regularly Electric, all of which are based on digital clocks is based. Therefore, the study digital clock and to expand its application, has a very real sens

5、e. This design uses a combinational logic circuit and sequential circuit design, chip with a 2-5-10 asynchronous counter 74LS390, 74LS00 NAND gate 555 clock chip, etc., to achieve the time of the time. Basic function: to display hours, minutes, seconds, the digital clock. Extended Function: proofrea

6、ding hours, minutes, proofreading, proofreading seconds.KEYWORDS: Counter; Decoder; Oscillator; Proofreading Time Circuit目 录1 系统设计 31.1 设计任务与要求 31.2 设计分析 41.3各模块方案选择和论证 41.3.1 振荡电路模块的选择 41.3.2 分频电路模块 61.3.3计数电路模块 71.3.4校时电路模块 82 系统的硬件实现 82.1 振荡电路 82.2 分频电路 92.3 计数电路 92.4 校时电路 103 设计的仿真和运行结果及调试过程 113

7、.1 振荡电路 113.2 分频电路 113.3 计数电路 123.4 校时电路 134 结束语 14参考文献 15附录A 总电路图 16附录B Ultiboard 效果图 171 系统设计1.1 设计任务与要求 本设计采用小规模集成电路设计一个有时、分、秒显示且具有校时功能的电子钟：数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与六十进制计数器组合成六十进制）、十二进制计数器（或二十四进制计数器）电路组成。在整个时钟设计中最关键的是如何获得一个精准的1Hz计时脉冲。数字时钟显示由时（12或24进制任选）、分（60进制）、秒（60进制）组成，利用扫描译码电路在六个数码管

8、分别显示。设计电路，安装调试或仿真，分析实验结果，并写出设计说明书,语言流畅简洁，文字不得少于3500字。要求图纸布局合理，符合工程要求，使用软件绘出原理图（SCH）和印制电路板（PCB）,器件的选择要有计算依据。1.2 设计分析 电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，本文采用555定时器产生相应脉冲，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计

9、数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出送到七段显示译码驱动器译码驱动，通过六个七段LED显示器显示出来。校时电路是直接加一个脉冲信号到时计数器或者分计数器来对“时”、“分”显示数字进行校对调整。数字电子钟的整体逻辑框图如图所示。图1.2 整体框图1.3各模块方案选择和论证1.3.1 振荡电路模块的选择 振荡器是数字钟的核心，它的作用是产生一个频率标准，即时间标准信号。然后再由分频器分成秒脉冲，即“秒”时间脉冲。因此，振荡器频率的精度与稳定度基本决定了数

10、字钟的质量。要产生稳定的时标信号。（1）方案一 555构成的多谐振荡器 电容C1放电时间为：t1=R2*C1*ln2,充电时间为：t2=（R1+R2）*CI*ln2,则其振荡频率为f=1/（t1+t2）。选择适当的R1、R2、C1值可使f1HZ。图1.3.1.1 555构成的多谐振荡器（2）方案二 晶体振荡分频电路石英晶体振荡电路采用频率fs32768Hz的石英晶体。D1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10-100M），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5-35pF。C2

11、是温度特性校正用的电容，一般取20-405pF，电容C1、C2与晶体共同构成型网络，完成对振荡器频率的控制，并提供必要的180 0相移。最后输出fs=32768Hz。图1.3.1.2 石英晶体振荡电路将32 768Hz脉冲信号输入到CD4060（内部结构如图44）组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。图1.3.1.3 秒信号原理图（3）方案选择振荡器是数字钟的核心，它的作用是产生一个频率标准，即时间标准信号。要产生稳定的时标信号，

12、一般是采用石英晶体振荡器。从数字钟的精度考虑，晶振频率越高，钟表的计时精度越高。但这会使震荡器的耗电量增大，分频器的级数也要增多，如果精度要求不高，可采用由集成电路定时器555与RC组成的多谐振荡器，本实验即采用此方法。1.3.2 分频电路模块分频器的作用是将由555定时器体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号。在此电路中作为分频器的元件是:74LS90。电路经过十分频后将555定时器差生的1KHZ的振荡脉冲变为1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。 74LS90引脚及原理如下：

13、 图1.3.2 74LS90引脚及原理图1.3.3计数电路模块计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和二十四进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。秒信号经秒

14、计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS90来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。时计数器采用74LS90构成24进制计数器，其信号来自分计数器的进位输出，因为到3的下一个状态要自动清零，将时的个位和十位的清零端相连，再与24的BCD码相连转换为相应的二进制，从而实现0023的循环。两片74LS90的输出端QAQD

15、分别驱动段LED显示器显示计数状态。分计数器和秒计数器也都采用74LS90构成60进制计数器，可以将十位的QB和QC输出状态送清零端，同事送到一与门，与门的信号作为十位进位信号送往下一个计数，这样当计数器计数到59的时候，下一个状态的到来将使其清零，从而实现计数器的复位。1.3.4校时电路模块时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。图1.3.4 校时电路原理图2 系统的硬件实现2.1 振荡电路在实验电路设计中，由555构成的多谐振荡器来产生的脉冲信号，再经