EP2C35用户手册V1Word格式文档下载.docx

1、系统板本手册中所指的系统板是指实验平台上大的整个电路板但不包括核心板和扩展子板。bit和byteBit（位） 二进制数系统中，每个0或1就是一个位（bit），位是内存的最小单位。 Byte（字节） 字节是由8个位所组成，可代表一个字符（AZ）、数字（09）、或符号（,.?!%&.FPGA管脚FPGA的管脚名称均用PinFPGA管脚名称表示，如：PinA19等。模块信号各模块的信号的输入/输出方向均为模块信号的方向不是FPGA的输入/输出方向。1.3联系我们感谢您选择了这款FPGA创新实验平台，也请您把对本平台和本手册的意见和建议告诉我们。 第二节 NIOSII-EP2C35核心板概述2.1NI

2、OSIIEP2C35核心板资源NIOSIIEP2C35核心板是基于Altera CycloneII器件而开发的一款嵌入式系统开发平台，它可以为开发人员提供以下资源：Altera CycloneII EP2C35F484C8 FPGA4 Mbits的EPCS4配置芯片1 Mbytes SRAM （256K32bit）8 Mbytes NOR Flash ROM32Mbytes SDRAM64M bytes NAND Flash4个用户自定义按键输入4个用户自定义LED显示1个七段码LED数码管显示标准AS编程接口和JTAG调试接口50MHz高精度时钟源三个间距2.54mm标准扩展接口供用户自由扩

3、展系统上电复位电路电源管理模块，输出功率、电压稳定的电源支持+5V直接输入2.2核心板系统功能NIOSIIEP2C35核心板是在经过长期用户需求考察后，结合目前市面上以及实际应用需要，同时兼顾入门学生以及资深开发工程师的应用需求而研发的。就资源而言，它已经可以组成一个高性能的嵌入式系统，可以运行目前流行的RTOS，如uC/OS、uClinux等。图2-1 核心板功能框图核心板主芯片采用484引脚、BGA封装的EP2C35 FPGA，它拥有33216个LE，105个M4K片上RAM（共计483840bits），4个高性能PLL以及多达322个用户自定义IO。板上提供了大容量的SRAM、SDRAM

4、、Nor Flash和Nand Flash；50M高速可靠的时钟以及常用的用户自定义按键和LED接口以及七段数码管等显示。不管从性能上而言，还是从系统灵活性上而言，无论您是初学者，还是资深硬件工程师，它都会成为您的好帮手。2.3核心板各功能模块说明本节将重点介绍核心板所有的组成模块和各模块所在电路板的位置以及各模块在系统中所起的作用。图2-2核心板模块位置图序 号名 称功 能 描 述U1CycloneII FPGA主芯片EP2C35F484C8存 储 单 元U6EPCS44 Mbits主动串行配置器件U3NOR FLASH8 Mbytes线性Flash存储器U8，U9SRAM两片组成1 Mby

5、tes，即256K32bitsU4SDRAM32Mbytes SDRAM （16M16bits）U5NAND FLASH64Mbytes非线性Flash存储器接 口 资 源JP1-JP3扩展接口出了板上固定连接的IO引脚，还有多达180个左右的用户自定义IO口通过不同的接插件引出，供用户进行二次开发JP4JTAG调试接口供用户下载FPGA代码，实时调试Nios II CPU，以及运行Quartus II提供的嵌入式逻辑分析仪SignalTap II等JP5AS编程接口待用户调试FPGA成功后，可通过该接口将FPGA配置代码下载到配置器件中人 机 交 互BT1-BT4自定义按键4个用户自定义按键

6、，用于简单电平输入，该信号直接与FPGA的IO相连RESET复位按键该按键在调试Nios II CPU时，可以作为复位信号，当然也可以由用户自定义为其它功能输入LED1-LED4自定义LED4个用户自定义LED，用于简单状态指示，LED均由FPGA的IO直接驱动7SEG-LED七段码LED静态七段码LED，用于简单数字、字符显示，直接由FPGA的IO驱动时 钟 输 入U7晶振高精度50MHz时钟源，用户可以用FPGA内部PLL或分频器来得到其它频率的时钟电 源J1直流电源输入直流电源适配器插座，适配器要求为+5V/1AU2电源管理负责提供板上所需的3.3V和1.2V电压表2-1 系统组成部分及

7、其功能描述下面对核心板上的各个模块及其硬件连接作详细说明。2.3.1 CycloneII EP2C35 FPGA核心板上采用的FPGA是Altera CycloneII EP2C35F484C8，这款FPGA的资源特性如下。33，216 LEs（逻辑单元）105 M4K Memory Blocks483，840 total RAM bits4PLLs（锁相环）322 user I/O pins（用户可用I/O）Fineline BGA324-pin package（封装）BGA是英文Ball Grid Array Package的缩写，即球栅阵列封装。与传统的SOP封装相比，采用BGA封装技术

8、的IC具有更小体积、更加快速和有效的散热性和更好的电性能。BGA封装的FPGA的管脚命名采用行、列名称合起来表示。行用英文字母表示，列用数字来表示，通过行列的组合来确图2-3 BGA封装 定是哪一个管脚。如A2表示A行2列的管脚。AF3表示 AF行3列的管脚。2.3.2 调试器接口 核心板上提供JTAG调试接口为如下图2-4所示的10针插座，其每个插针的信号定义见表2-2。图2-4 开发板上的JTAG调试插座JTAG插座信号定义1TCK2GND3TDO4Vcc（3.3V）5TMS6/789TDI10表2-2 JTAG插座信号定义注： /表示该插针没有任何信号。AS接口主要用来给板上FPGA的串

9、行配置器件EPCS16进行编程，故称其为编程接口，板上也是采用图2-4所示的10针插座，其信号定义见表2-3。AS接口插座DCLKCONF_DONEnCONFIGnCEDATAOUTnCSASDI表2-3 AS插座信号定义2.3.3 存储单元EPCS4 配置芯片板上使用的配置芯片为Altera公司生产的串行主动配置芯片EPCS4SO8N。Altera公司的串行配置器件是业界最低价格的配置器件。基于最大效率的特殊设计，串行配置器件在最低成本的同时提供了一系列先进的性能。这些性能包括在系统编程（ISP）能力和多次编程能力，这种新型串行配置器件作为Cyclone FPGA器件在大容量低价格应用领域的

10、完美补充，使得FPGA和配置器件相结合，提供一种尽可能最低价格的完整的可编程片上系统（SOPC）解决方案。EPCS16SI16N器件的型号标识与参数如表2-4所示：表2-4 EPCS16器件参数 对配置芯片EPCS4进行编程可以通过以下两种方法：用其它编程电缆通过核心板上的AS接口将QuartusII编译生成对应配 置器件的.Pof文件进行配置编程。通过核心板上的JTAG调试接口，将QuartusII编译生成的对应配置器件的.Jic 文件通过编程电缆进行配置编程。 核心板的SRAM由两片2片3.3VCMOS静态RAM IDT71V416组成容量为256K32bits的存储空间。高速度SRAM和

11、高带宽数据总线，保证了Nios II CPU可以工作在非常高效的状态。本开发板所用的SRAM为-10等级的，这就意味着Nios II CPU可以在32位总线带宽情况下，以100MHz的速度进行读写操作，数据吞吐率高达到400Mbyets/S。SRAM与FPGA的连接框图如图2-5所示：SRAM与FPGA的管脚连接见如下表2-5。图2-5 SRAM与FPGA连接框图信号名称对应FPGA管脚名称功能说明SRAM_ADDR0Pin_AA11SRAM地址总线SRAM_ADDR1Pin_AB11SRAM_ADDR2Pin_AA10SRAM_ADDR3Pin_AB10SRAM_ADDR4Pin_AA9SR

12、AM_ADDR5Pin_AB9SRAM_ADDR6Pin_AB7SRAM_ADDR7Pin_AA6SRAM_ADDR8Pin_AA18SRAM_ADDR9Pin_AB6SRAM_ADDR10Pin_AA5SRAM_ADDR11Pin_AB5SRAM_ADDR12Pin_AA4SRAM_ADDR13Pin_AB4SRAM_ADDR14Pin_AA3SRAM_ADDR15Pin_AB20SRAM_ADDR16Pin_AA8SRAM_ADDR17Pin_AB19SRAM_DATA0Pin_AB14SRAM数据总线SRAM_DATA1Pin_AA14SRAM_DATA2Pin_AB15SRAM_DATA3Pin_AA15SRAM_DATA4Pin_AA16SRAM_DATA5Pin_AB17SRAM_DATA6Pin_AA17SRAM_DATA7Pin_AB18SRAM_DATA8Pin_Y21SRAM_DATA9Pin_Y22