C题信号波形合成实验电路Word格式.docx

1、s op LC081, respectively, set the waveform of the filter circuit. Phase-shifting circuit in the main processing phase in the filtering process deviations, to avoid prejudicing the outcome of the waveform synthesis. Measurements show that the circuit chip based on ARM LM3S811, and display the measure

2、d values. The test machine featured, stable output waveform without significant distortion.Keywords：Square-wave oscillator circuit Frequency and filter Phase-shifting circu目录1、系统设计 21.1、设计任务 21.2、基本要求 21.3、发挥部分 31.4、说明部分 32. 方案论证 32.1 信号发生器电路 32.2 分频电路 52.3 滤波电路 62.4 移相电路 72.5 放大电路 82.6 加法电路 92.7 反相

3、器电路 102.8 显示电路 113 整体设计 134. 软件设计 144.1开发软件及编程语言简介 144.2、软件实现方法 144.3、软件流程图 154.4、程序清单 175. 系统测试结果 175.1、 测试仪器与设备 175.2、 系统试验结果 18参考文献 21附录【1】 21实物图片 281、系统设计1.1、设计任务设计制作一个电路，能够产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和其他信号。电路示意图如图1所示： 图1 电路示意图1.2、基本要求（1）方波振荡器的信号经分频与滤波处理，同时产生频率为10kHz和30kHz的正弦波信号，这两种信号应具有确定的相位关系；

4、（2）产生的信号波形无明显失真，幅度峰峰值分别为6V和2V；（3）制作一个由移相器和加法器构成的信号合成电路，将产生的10kHz和30kHz正弦波信号，作为基波和3次谐波，合成一个近似方波，波形幅度为5V，合成波形的形状如图2所示。图2 利用基波和3次谐波合成的近似方波1.3、发挥部分（1）再产生50kHz的正弦信号作为5次谐波，参与信号合成，使合成的波形更接近于方波；（2）根据三角波谐波的组成关系，设计一个新的信号合成电路，将产生的10kHz、30kHz等各个正弦信号，合成一个近似的三角波形；（3）设计制作一个能对各个正弦信号的幅度进行测量和数字显示的电路，测量误差不大于5；（4）其他。1.

5、4、说明部分本题中用于合成方波和三角波的正弦波信号其产生及移相不得采用“DDS”或“处理器加DAC”等方式2. 方案论证 2.1 信号发生器电路方案一：数控振荡器（NCO）产生时间离散和幅度离散的正弦信号和余弦信号， 在模拟调制中，利用NCO可以直接产生调频信号（FM），虽然结合FPGA可以完成调频信号的输出，但是数控振荡器（NCO）的平台搭建需要时间。方案二：采用二级非门与晶振组合成形成正反馈电路产生正反振荡，其中采用的6MHZ的晶振是起滤波作用。只有6MHZ频率的脉冲信号容易通过该正反馈电路，其它频率的信号被抑制。故电路表现为只有6MHZ的方波信号。该电路输出稳定，容易搭建。图3 6MHZ

6、的晶振二级非门方波发生器电路中的C2的作用为隔直耦合，C2的选择应使C与频率fs时的容抗忽略不计。C1的作用是抑制高次谐波，以保证稳定的频率。C1的选择应使2nRC*2fs=1。R的用是使反相器工作在线性放大区，R的阻值对于TTL门通常在0.7k3k之间，对于CMOS门通常在10k100M之间。为此，通常应用下式确定C1，R1和R2（设R1=R2=R） 即 : R选2.7K，C2选0.01uF，C1选10PF，J选6MHZ。方案三：信号发生器采用晶振SG-8003DB及振荡电路直接产生1MHz的方波信号。图4 晶振SG-8003DB方波脉冲发生器电路综上所述：采用晶振SG-8003DB方波脉冲

7、发生器电路。 2.2 分频电路采用单片机与FPGA结合，省去许多分立的逻辑集成电路，使电路的集成性和可靠性大大提高。另编程简单容易实现，且容易实现并可以产生固定频率的波形，并省去分频电路，是电路简化。但是FPGA平台的搭建占用时间太长，不利于实现。 分频电路采用逻辑元件74LS390、CD4566、CD4066搭建而成。电路如图5所示：振荡电路所产生的频率为1MHz的方波送到74HC390（D2A）构成10分频电路，输出频率为100KHz的方波。频率为100KHz的方波再经74HC390（D2B）构成10分频，由13脚输出频率为10KHz、占空比50%的方波。和频率为100KHz的方波再经74

8、HC390（D3A）二分频，得到频率为50KHz、占空比50%的方波。同时74HC390输出频率为10KHz的方波送入到CD4566和CD4046组成的6倍频得到60KHz的方波，再经74HC390（D3B）二分频得到30 KHz的信号分频电路如图5所示。图5 分频电路采用方案二分频电路。 2.3 滤波电路 方案一：采用LC或RC无源滤波，电路图如图6所示，电路简单，参数易于计算。但滤波效果差，而本题目只要给指定频率的波形滤波，并且达不到题设要求。可以根据中心频率公式： 来匹配R、C的参数。 图6 无源RC低通滤波器 图7 一阶低通有源滤波器采用TI公司提供的TLC085运算放大器，搭建一个低

9、通有源滤波器电路图如图7所示，计算出相应的电容电阻值，虽然电路相对复杂，但是滤波效果好，且能够在电路中运用TI公司的一种元件，以达到题目基本的要求。TLC085具有高带宽、高输出驱动、高压摆率、超低功耗关断模式、低输入噪声电压、输入失调电压等特点，是一个高性能的运算放大器。根据谐振频率计算公式： 可得出频率为30K、50K的滤波电路参数。 图8 四阶低通有源滤波器 2.4 移相电路有源移相原理图如图9所示。通过调整电路的电阻、电容等参数，电路可以实现对特定频率信号的移相，但在被移相信号的频率发生变化时，模拟移相电路的相应参数势必要随之调整。对于题目要求给出的10Hz、30KHz、50KHz的三

10、个频率，可以用FPGA通过四选一模拟开关CD4052来选择对应的三路模拟移相电路，可以满足题目中的基本要求。但要在各个频率范围内实现高精度的移相，硬件电路将会很复杂。图9 45有源移相电路直接对模拟信号进行移相，如阻容移相，变压器移相等。由RC电路的原理可知，阻容移相网络在不同频率的正弦波电压通过RC电路时，输出端的电压幅度和相位与输入不同。两种简单的移相电路如图10所示。（a ）相位超前的相移网络 （b）相位滞后的相移网络图10 阻容移相网络在图1.0 中，图（a ）的模和相角分别为： （2.4.1）图（b）的模和相角分别为： （2.4.2）显然，两种相移网络都是随着频率的改变，单节RC电路

11、中所产生的相移在0 o90 o之间变化。为满足基本部分连续相移范围：45o 45o的要求，需采用一个相位超前的相移网络和一个相位滞后的相移网络。为简化电路，且晶振产生的电路本身移向很小，所以采用方案二。 2.5 放大电路 信号经滤波后得到完整的正弦波。放大电路采用运放组成的反相输入比例放大器.电路如下图11所示。比例放大器的主要作用是调节基波、3次波和5次波的峰峰值。 图11 反相输入比例放大器 放大电路的放大倍数：图中RF对应RP3，R1对应R11，相关环节电路原理相同。 2.6 加法电路为了产生包含10kHz为基波、30kHz 为3次波和50kHz为 5次波合成一个近似方波，采用运放组成的信号叠加电路。波形幅度为5V，加法电路如图12所示。当=时，就是三个信号的叠加。对与合成方波，加法起的运算为对与合成三角波，加法起的运算为图12 加法电路2.7 反相器电路为了得到三角波，需要把30kHz 的3次波和50kHz的 5次波进行反相。反相器用运放组成的反相端输入的1：1比例放大器来实现。电路如下图13所示。图中取R31和R32相等，运放U4C的作用为反相器。 图13 运放组成的反相端输入的1：1比例放大器2.8 显示电路本题要求制作一个能对各个信号实现幅度测量和