ImageVerifierCode 换一换
格式:DOC , 页数:10 ,大小:2.92MB ,
资源ID:15529216      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/15529216.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(集成电路中的器件结构Word文档下载推荐.doc)为本站会员(b****3)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

集成电路中的器件结构Word文档下载推荐.doc

1、 在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地,就可防止电流流向衬底。同时由于两管的漏端总是处于正电压,漏与衬底结处于反向,沟道与衬底之间也形成一反向结,因此两个MOS管之间在电学上也就被隔离。 这是MOS场效应晶体管在结构上的一个固有优点,即可以利用MOS管本身的PN结实现隔离而不需增加新的PN结。对于双极型晶体管常采用氧化物隔离方法,即在形成三极管区域的四周构筑一隔离环,该隔离环为二氧化硅绝缘体,因而集成电路中的各个三极管之间,以及各三极管与其他元件(如电阻、电容等)之间是完全电隔离的。氧化物隔离的示意图见图32。图中有两个三极管,每个三极管四周被二氧化硅所包围,因而这

2、两个三极管在电学上完全被隔离,其横截面图将示于33节中的图35。32二极管的结构 用于集成电路中的二极管,其制作步骤和实际结构示于图33。 图3-3集成电路中二极管的制作步骤 在集成电路中,要求二极管的两个引出端(P端和N端)必须在芯片的上方引出(而不是像图214那样,N端在下方引出),此外还要考虑二极管与芯片中其他元器件的隔离。为此先在P型衬底材料上通过外延生长得到一层很薄的N型外延层(如图33(a)所示),然后在指定的区域进行P型杂质扩散,形成N型“岛”(如图33(b)所示),同时形成 PN结隔离区,二极管就在此N型“岛”内制作。再形成P型区(如图33(c)所示),P型区与N型外延层形成P

3、N结。最后形成N型区,N型区是为了得到与N型外延层的欧姆连接。由金属铝作为引出端的一个完整的二极管结构示于图33(d)。33双极型晶体管的结构 图219那种简单的三极管结构是无法用于集成电路中的,如果有两个三极管同时制作在一个芯片上,那它们的收集极就相连了。为此要对这种三极管结构作重大的修改。 首先是在三极管的下方形成一PN结,使收集极与衬底隔离。对于NPN三极管,采用P型硅片衬底。用外延生长方法先形成一薄的N型外延层,三极管本身就制作在这一薄外延层上。制作时先在指定的区域进行P型杂质扩散,形成P型基区;再在基区内指定的区域进行N型杂质扩散,形成N型发射区。其截面图见图34。 图3-4用PN结

4、隔离三极管与衬底 其次是设法用氧化物(二氧化硅)把每一个三极管包围起来,将各个三极管在横向上相互隔离起来,这示于图35。 图3-5两个完全隔离的NPN三极管 但这样的结构仍然存在缺点,由于收集极电流必须横向流过外延层才能到达收集极,而收集区有一个很大的串联电阻,因而三极管的电学特性很差。为了减小这一收集区电阻,必须增加两个N+型区。一个是称为“埋层”的N型层,它在外延层生长前就设法在 P型衬底上形成,其目的是减小收集区的横向电阻。另一个是在收集极接触处下面形成一N+型区,以减小收集极串联电阻,通常这一步是与N发射区同时形成的。具有埋层结构的NPN双极型晶体管见图36。 当然对于双极型晶体管也可

5、以采用PN结环实现隔离,如图37所示。从图中可以看出,一个重掺杂的P+环围绕此NPN三极管,该P环一直深入到P型衬底区,因而可 图3-6具有埋层结构的NPN双极型晶体管图3-7采用PN结环隔离的NPN双极型晶体管以同时实现横向和纵向的PN结隔离。但是PN结隔离环的宽度要比氧化物环宽,而且电容量也较大,所以近年来已不常使用。 另一种隔离技术称为槽隔离(trench isulation)。它是在三极管的四周通过腐蚀方法形成一个槽环,槽的内壁生长出一薄氧化层,再填充进多晶硅。此方法的优点是槽环所占面积较小,但制造工艺较复杂,成本较高,只在某些要求较高的电路中使用。 为减小尺寸而改进得到的较完善的三极

6、管结构示于图38。在这种改进结构中,首先在基区与收集区之间插入氧化层,以防止两者非常靠近时的相互影响。该氧化层的存在还使基区与收集极区金属接触的位置不再要求非常严格的定位,从平面设计上,基区与发射区也可以延伸到P型基区的边缘,而不再需要留有间隙(与图36相比)。经改进后采用氧化物隔离的三极管尺寸可以小于10 m x10m。图3-8一种较完善的NPN双极型晶体管结构34 MoS场效应晶体管的结构341 场氧化层的作用 在31节中谈到,MOS管可以利用自身的PN结实现电学隔离。但如果在两个 MOS管之间有一金属导线通过,那就会形成一寄生MOS管,如图39所示。 该金属导线被认为是此寄生MOS管的栅

7、极,两端为源区和漏区。如果此寄生MOS管偶然处于开启状态而引起了漏源电流,即使这一电流很小也会使整个电路功能发生混乱。为了防止这一现象的发生,在各MOS管之间设法生长出一比较厚的二氧化硅层,使它们在横向上完全隔离,见图310。我们常称此二氧化硅层为场氧化层(field oxide layer)。这一较厚氧化层的存在,使寄生MOS管的阈值电压升高了。寄生MOS管的阈值电压可设计成高于电路中的电源电压,由于通常电路中金属导线上的电压不会大于电源电压,所以此寄生MOS管就永远处于关闭状态,因而起到横向隔离作用。 MOS管本身所处的区域称为有效区,其四周为场氧化区。MOS管的漏极和源极的金属接触在有效

8、区内,栅极的金属接触则可在有效区外,三者的金属连线在场氧化层上通过。一个完整的N沟MOS管结构的截面图和顶视图见图311。 图3一11 N沟MOS管结构的截面图和顶视图3。42 CMOS电路的结构 一种既包含N沟MOS管又包含P沟MOS管的电路称为互补型MOS电路(complementary MOS),简称CMOS电路。为了使两种不同类型的MOS管做在同一硅片衬底上,就先要在硅衬底上形成一N阱(N-well)或P阱(P-well)。 现以N阱为例,P沟MOS管应设法制作在N阱中,而N沟MOS管则应直接制作在衬底上,如图312所示。 图312 N阱CMOS的原理图 如果在硅片衬底上先形成P阱,则

9、N沟MOS管制作在P阱中,而P沟MOS管直接制作在衬底上。近代的cMOs电路也有采用双阱工艺的,即在衬底的高阻率的外延层上分别形成P阱和N阱,然后N沟MOS管和P沟MOS管就分别制作在P阱和N阱中。 采用场氢化屡隔离的CMOS电路结构示于图313。 图3-13采用场氧化层隔离的CMOS电路结构35电阻的结构 一般在集成电路中很少使用电阻,特别是在MOS电路中,即使需要也用MOS管来代替。但在某些集成电路中,例如双极型电路中还需要采用电压与电流具有线性关系的电阻。 对于双极型电路中的电阻,它的制作过程可与双极型晶体管的制作同时进行,并利用双极型晶体管中的某一层来形成电阻,如图314所示。从图中可

10、看出,这是利用NPN晶体管的P型基区扩散层作为电阻,因为P型层的电阻率比较易于得到所要求的电阻值(电阻值限于10 k以下)。在P型层的两端有该电阻的连接端(图中的A和B)。在纵向方向仍采用PN结隔离,横向方向则利用氧化物隔离。但这样得到的电阻,其电阻的绝对值较难以控制。为得到精确的电阻值,常利用多晶硅薄膜来制作电阻。该多晶硅薄膜是通过“淀积”方法沉积在二氧化硅的上面,其面积和厚度都需精确控制,因而工艺复杂度增加,一般只在特殊需要时才采用这一方法。 图3-14双极型电路中的电阻36电容的结构 集成电路中的电容可以利用反向偏置时的PN结电容来获得。但这样的电容,其电容量是反向偏压的函数,因而电容值

11、会随电压而变化,比较好的方法是利用金属与扩散区、多晶硅与金属、两层多晶硅或两层金属之间形成的平行板电容来构成电容。一种利用金属与扩散区形成的平板电容示于图315。上电极为金属铝,下电极为扩散N层,两平板之间的介质为二氧化硅层。 图315金属与扩散区形成的电容 (a)工艺复合图; (b)横截面图 通常这种电容器所占面积较大,一个100 pF的电容在芯片上所占的面积往往要超过100个晶体管所占的面积,因而在集成电路中,实现电容的相对成本与用分立元件实现电容时的相对成本是不同的。一般地,在集成电路中,电容的成本要高于电阻,电阻的成本要高于晶体管,因此,在集成电路的设计中应尽可能地避免采用电阻和电容这

12、类元件。37接触孔、通孔和互连线为了使各类器件的端口能够被引出,在集成电路制造时需在表面的二氧化硅层上指定的位置处开出一个孔,这个孔称之为接触孔(contact)。这个孔位置处的硅被暴露出来后,直接淀积上金属层,使金属与硅直接接触形成欧姆接触。 另一种孔称为通孔(via),用于多层金属连线之间的直接连通。它是在两层金属之间的绝缘层上开出一个孔,在淀积上一层金属连线时,使金属物进入孔中而使上下两层金属连线连接。 棒触孔与通孔的示意图见图316。 图3-16接触孔与通孔的示意图 集成电路中的互连线通常采用金属线,如铝线或含有少量硅的铝线,近年也采用铜来作为互连线。除了金属互连线外,有时也用多晶硅作

13、为互连线,但因多晶硅的电阻率较高,所以只能作为短距离互连之用。 33 MOS电容 MOS电容分两类:一类是参与运算的专门制作的MOS电容,例如开关电容网络中的积分电容和等效电阻用电容,这类电容要求电容值相对准确而稳定;另一类是MOS管极间电容和寄生电容,这类电容越小越好,大了会影响电路的带宽、工作速度或造成运算误差。331用作单片电容器的Mos器件特性 专门使用MOs电容的器件相当于二端器件,如图312所示。其中,图312(a)为 MOS电容结构,多晶硅和N+扩散区构成电容器CAB的两极,二氧化硅(Si02)为绝缘层。图312(b)中,Cp为N+区与衬底之间的寄生电容。 图312单片MOS电容器结构a) 单片MOS电容器结构;(b)MOS电容模型 单位面积电容Cox为 r1 E01si02 h一、=-总的MOS电容为 CAB一吒L=CoAG (321)其中,Ac一L为MOS电容的面积,。为氧化层厚度。 例如,t。一100 nm,0ssio。=34610-1Fm,那么 Cox:346X_1再0-jIFm一34610一

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1