江南大学数电题库(部分)Word格式文档下载.doc

1、D.，37. 逻辑函数的最简与或式为（ ）A. B. C. D. 38. 的与或非表达式为 （ ）A. B. C. D. 56. 的最简与或式为 （ ）A. B. C. D. 57. ，与其功能相等的表达式为（ ）A. B. C. D. 61. 与函数 功能相等的表达式为（ ）A. B. 3. （ 67 ） 10 所对应的二进制和十六进制数为 （ ） A. （1100001）2 , （61）16 B. （1000011）2 , （43）16 C. （1100001）2 , （C2）16 D. （1000011）2 , （86）16 52. （01100100）8421BCD码对应的 十进制数是

2、 （ ）A. 64 B.100 C.34 D.2471. 与 （28）10 不相等的数是 （ ）A. （0010 1000）8421BCD B. （35.8）16 C.（1A）2 D. （34）883. （01100100）8421BCD码对应的 十进制数是 （ ）A. 64 B.34 C.100 D.2491（01101000）8421BCD码对应的 十进制数是（ ）A. 68 B.38 C.105 D.247. （ ） 码的特点是相邻两个代码之间仅有一位不同。A. BCD码 B. 余3码 C. 奇偶校验码 D. 格雷码18. 在BCD码中，属于有权码的编码是 （ ）A. 余3码 B. 循环

3、码 C. 格雷码 D. 8421码16.与二进制数（11011010B相对应的十进制数为（）A.106B.218C.232D.3324. JK触发器在CP时钟脉冲作用下，不能实现Q n+1 = n的输入信号是 （ ） A. J=Q n , K=n B. J=n , K= Q n C. J=n , K=1 D. J=1 , K=Q n20. JK触发器在CP时钟脉冲作用下，不能实现Q n+1 =1的输入信号是 （ ）A. J=1, K=0 B. J=K=Q n C. J=n , K=0 D. J=K=149. 触发器是一种 （ ）A. 单稳态电路 B. 双稳态电路 C.三态电路 D.无稳态电路7

4、0. 在 RD=SD=“1” 时， 基 本 RS 触 发 器（ ）A. 置“0” B. 置“1” C. 保持原状态 D.状态不定79. 在RD=“1”，SD=“0”时，基本RS 触发器 （）A. 置“0” B. 置“1” C. 保持原状态 D.不定95. 在RD=“0”，SD=“1”时， 基本RS 触发器（ ）A.置“0” B. 置“1” C. 保持原状态 D.不定119. 触发器按其工作状态是否稳定可分为 （ ）B.双稳态触发器，单稳态触发器，无稳态触发器A.RS触发器，JK触发器，D触发器，T触发器C.主从型触发器，维持阻塞型触发器D.基本触发器，同步触发器143.某主从型JK触发器，当J

5、=K=“1”时，CP端的频率f=200 Hz，则Q的频率为（ ） A 200 Hz B 400 Hz C 100 Hz D 300 Hz5. 关于PROM和PLA的结构,下列叙述不正确的是 （ ）A.PROM的与阵列固定,不可编程 B. PROM的或阵列可编程C.PLA的与、或阵列均可编程 D. PROM的与、或阵列均不可编10. 某存贮器芯片的容量为32KB，则其地址线和数据线的根数分别为（）A.15和8B.16和8.C.5和4D.6和411. ROM中的内容，当电源掉电后又接通，存贮器中的内容（）A.全部改变 B.全部为0 C.不可预料 D.保持不变25.ROM和PLA不具备的特点是（）C

6、. PLA中“与项”可编程D. ROM实现组合逻辑时需先化简函数A. 均为“与或”阵列B. 均可实现组合逻辑26. RAM是（ ）A. 只读存储器B. 易失性存储器C. 非易失性存储器D. A、B、C三项都不是34. ROM在运行时具有（ ）A.只读功能B.只有写功能C.既有读又有写功能 D.无读写功能42.EPROM的与阵列是（ ）A.全译码可编程阵列 B.全译码不可编程阵列C.非全译码可编程阵列 D.非全译码不可编程阵列60. 关于PROM和PLA的结构,下列叙述不正确的是 （ ） C.PLA的与、或阵列均可编程 D. PROM的与、或阵列均不可编程A.PROM的与阵列固定,不可编程 B.

7、 PROM的或阵列可编程67. 一个容量为5121的ROM具有的地址线和数据线根数为（ ）A.9和1 B.1和9 C.512和9 D.9和51280. ROM中的内容，当电源掉电后又接通，存贮器中的内容（）A.全部改变B.全部为0C.不可预料D.保持不变81. 将数据从RAM中读出, 不需要的信号线是 （ ）A.地址 B.片选 C.读 D.写97. RAM中的内容，当电源掉电后又接通，存贮器中的内容（）A.全部改变B.保持不变C.不确定D.全部为199. 具有n位地址输入和位数据输出的EPROM可以产生一组（）C. 个输出的2变量的逻辑函数 D. 个输出的2变量逻辑函数A. 个输出的变量逻辑函

8、数B. 个输出的变量逻辑函数6. 和TTL电路相比，CMOS电路最突出的优势在于（）A.可靠性高 B.抗干扰能力强 C.速度快 D.功耗低32. 四输入端的TTL与非门，实际使用时如只用两个输入端，则其余的两个输入端都应（ ）A.接高电压B.接低电压C.悬空D.接地46. 四输入端的TTL或非门，实际使用时如只用两个输入端，则其余的两个输入端都应（ ）A.接高电压B.接低电压C. 接地D. 悬空47. 在TTL逻辑门中，为实现“线与”，应选用 （ ）A. 三态门 B. OC 门 C. 异或门 D. 与非门62. 四输入端CMOS与非门, 实际使用时如只用两个输入端，则其余的两个输入端都应（ ）

9、 A.接高电压B.接低电压C. 接地D. 悬空77. 四输入端CMOS或非门, 实际使用时如只用两个输入端，则其余的两个输入端都应（ ）A.接高电压B.接电源C. 接地D. 悬空78. 可用于总线结构进行分时传输的门电路是A. 异或门 B. 同或门 C. OC 门 D. 三态门107. 在 TTL 逻辑门中，为实现“线与”，应选用（ ）A. 三态门 B. OC 门 C. 异或门； D. 与非门39. 组合逻辑电路的特点是 （ ）A. 含有记忆元件 B. 输出、输入间有反馈通道 C. 电路输出与以前状态有关 D. 全部由门电路构成50. 一个16选一的数据选择器 , 其地址输入端有 （ ）个。5

10、1. 一位8421BCD码计数器至少需要 （ ）个触发器。A. 3 B. 4 C. 5 D. 1053. 一位十进制计数器由（ ）位二进制计数器组成。CA. 2 B. 3 C. 4 D. 558. 数码寄存器的功能是（ ）A. 寄存数码和清除原有数码 B. 寄存数码和实现移位C. 清除数码和实现移位 D. 寄存数码和实现计数73. 寄存器是一种（ ）A.存放数码的时序逻辑电路 B. 实现计数的时序逻辑电路C.实现编码的组合逻辑电路 D. 寄存数码和实现计数74. 下列器件中, 属于组合逻辑电路的有 （ ）A. 计数器和组合逻辑电路的 B. 寄存器和比较器 C. 全加器和比较器 D. 计数器和寄存器86. 触发器输出的状态取决于 （