高速数据采集系统原理分析和设计Word格式.docx

1、4.2 设计方案165.硬件设计185.1 AT89C51单片机185.2模数转换器ADC0809195.3 单片机与虚拟终端的通信215.4 LED数码显示器的应用原理245.5 总设计图256.软件设计266.1 流程图266.2 源程序277.仿真结果及性能分析327.1仿真结果327.2性能分析338.心得体会349.参考文献35本科生课程设计成绩评定表36I1.高速数据采集的相关基础知识1.1数据采集系统的基本组成数据采集系统一般由数据采集、数据处理、处理结果的实现与保存三个部分构成。数据采集指被测信号经过放大、滤波、A/D转换，并将转换后的数据送入计算机。这里要考虑干扰抑制、带通选

2、择、转换准确度、采样/保持及与计算机接口等问题。数据处理指由计算机系统根据不同的要求对采集的原始数据进行各种数学运算。处理结果的实现与保存指处理后的结果在X-Y绘图仪、电平记录器或CRT上浮现出来，或者将数据存入磁盘形成文件保存起来，或通过线路送到远地。图1 数据采集系统的组成1.2 A/D转换的过程模拟量转换为数字量，通常分成三个步骤进行。这就是采样保持、量化与编码。连续的模拟信号x（t）按一定时间间隔Ts采样-保持后得到台阶信号Xs（n），在经过量化变为量化信号Xq（nTs），最后编码转换为数字信号X（n）。在现代ADC器件中，这三个步骤一般合起来在一个器件中完成。转换过程可以用图2表示：

3、图2 模数转换过程1.3高速数据存储1.分时存储分时存储技术利用一个高速锁存器将采集的高速数据锁存，而后利用多个相对慢速的存储器对数据进行存储以保证数据存储的可靠性。由于多个静态存储器分时参与了数据存储的过程，使得多个慢速静态存储器分时存储操作过程进行了叠加，其效果等效于一个高速静态存储器的操作。2.数据降速存储所谓数据降速存储技术，就是对在数据存储之前将高速数据的速度降低到低速存储器可以及时存储的程度。该方法避免了多个存储器的使用，只需利用一个大容量的存储器就可以实现数据的存储，实现起来相对分时存储简单。设计中可以利用串并转换电路对数据进行降速处理以满足后续的存储器速度较低的要求。串并转换电

4、路的基本原理为数据的串并转换，将数据依次存入串行移位寄存器中，然后并行输出，降低了传输数据的速度，以满足存储器工作速度的要求。1.4 数据采集基本原理1.数据采集过程取样就是利用取样脉冲序列，从连续信号中抽取一系列的离散样值。这种离散信号通常称为“取样信号”，以表示。在一般情况下，取样输出是取样脉冲序列与连续信号的乘积。 （1） 对于实际的高速A/D，采样过程并不是理想的，保持电路可能会存在孔径效应，而影响编码，最终影响数据的原始性，在选用高速A/D时，一般选模拟带宽较宽的A/D比较好。2.采样采样可以看作是一个脉冲调幅的过程。 其中：，当的脉冲宽度时，就接近理想采样，变为脉冲，接近函数 （2

5、） （3） 将（3）式代入上式 （4） 当然实际情况可以将近似看作以便于分析模拟信号经采样后，频谱会发生周期延拓。 （5）其中，也就是采样角频率，由傅氏级数理论可得 （6） （7） 对于采样信号频谱 （8） 当信号采样后，要能恢复为原来所包含的信息，在保证频谱不发生混叠的情况下，我们可以将采样信号通过一个理想低通滤波器，这个理想低通滤波器只让基带频谱通过，因而滤波器的带宽应等于折叠频率。 （9） 从频域上看，由（8）式可知，能通过低通滤波恢复。下面从时域来看其恢复的过程。理想低通的冲激响应 （10）其输出 （11） （12）（12）式称为内插函数。将（12）式代入（11）式有： （13） 式（

6、13）即为采样内插公式，在每个采样点nT上，具有该采样值不为0，所以其能保证各采样点上信号不变，对于在不为nT的这些时刻，即为各采样函数延伸叠加而成。这从时域上解释满足采样定理的信息恢复。 当然，实践中不可能通过计算内插公式恢复信息，这样各点计算量太大。实际工程中常通过一个DA变换器加低通滤波器恢复原来信息。3.量化与量化误差（1）量化量化就是把采样信号的幅值与量化单位比较。量化单位定义为量化器满量程电压FSR（Full Scale Range）与的比值，用q表示，因此有 （14）（2）量化方法“只舍不入”的量化 所谓只舍不入的量化，是指信号中幅度小于量化单位的部分一律舍去。当时，；等等。“有

7、舍有入”的量化 “有舍有入”量化是将采样信号幅值与量化电平相比较，离幅值最近的量化电平作为信号在该时刻的量化值。 量化误差 由量化引起的误差称为量化误差（也称为量化噪声）,记为e。 （15） -信号采样-量化信号2 高速数据采集系统的方案2.1基于单片机 AT89C51 的数据采集系统设计本系统的结构框图如图所示，系统由传感器、放大器、滤波器、采样/保持器 AD346、多路开关 CD4051、A/D 转换器 AD579、串口芯片 8251、可编程计数器定时器 8253 构成的时序电路、DMAC8237构成的直接存取控制电路、存储芯62256 和27128 及 CPU INTELAT89C51

8、等部分组成。传感器、放大器、滤波器及存储芯片可根据需 要更改数目。 图3 系统结构框图工作原理：上电后，CPU 完成对系统中可编程器件的初 始化及通道数的预置,整个系统需要的时序由CPU 所控制的 8253 定时/计数器提供。传感器实现非电量到电量的转换,放大器则将传感器输出的微弱电信号放大后送人到滤波器进行抗混叠处理并滤除杂散信号,8个采样保持器 AD346 对转 换得到的电信号进行同时采样/保持，经过由可设定选择路数 的多路开关，轮流把各采样/保持器采集的信号送到高速 A/D 转换器 AD579 中，完成模拟量到数字量的转换，这个 过程采用的是同时采样、分时转换的方式。在 DMAC8237

9、 的控制下，将采集到的数据高速传送、存储在大容量数据存 储器中，然后通过串口电路传入 Pc 机，利用 Pc 机对采集得 到的数据进行分析、处理。1信号调理本系统中信号调理电路包括传感器、放大器、滤波器， 根据实际环境选择相应的加速度、温度、或湿度传感器，放 大器采用通用型集成运算放大器 Ixa741，它对温度漂移和共 模信号抑制能力强，具有很强的放大能力，最高达几十万倍。 工业控制现场的噪声可能经过传感器进人数据采集通道，使 采集到的信号中包含多种频率成分的噪声，严重时噪声甚至 会淹没待提取的输入信号，所以采用滤波技术以提高信号采 集系统的信噪比很有必要。8 位精度时，AD579 的转换周期

10、是 1.5s，取 2s，8 路同时采样分时转换，亦即 AD346 的采 样电平至少要持续 16s，取 20s，即频率为 50kHz。根据奈 奎斯特采样定理，要从抽样信号中无失真的恢复原信号，采样频率应等于或大于 2 倍信号最高频率，奈奎斯特采样频率频率应等于或大于 2 倍信号最高频率，奈奎斯特采样频率为信号频率的两倍。工程上的采样频率一般为被采样信号频率的 34 倍。由于本系统采用的采样/保持器和模/数转换器的限制，此滤波器的最高截止频率最多取为 12.5kHz，选择适当的电阻值和电容值以达到此要求。 2采样/保持电路 采样/保持器 AD346 的工作电压范围是-i-10VDC，它在 2s 以

11、内可达到-i-001的精度，可完成对模拟信号的高速采样及保持。 3多路选择开关 CD4051 是八选一型多路开关，它的作用是将待采集的8 路信号分时逐个切换到 A/D 转换通道。可根据被采集对象的个数及频率范围设置被采集信号的路数，亦可实现多选一，最高可八选一。 4模拟/数字信号转换 本系统采用的 A/D 转换器件是 AD579，它具有极短的转换周期：10bits 精度时为 18 s，8bits 精度时仅为 1.5s。其 EOC 转换结束标志位为信号转换结束后引发中断提供了时钟脉冲。转换得到的数据通过数据锁存器 74LS373 锁存，在 CPU 或者 DMA 的控制下再送人外扩存储器或 PC

12、机内部存储器。 5串口电路 串口电路采用可编程串行通信接口芯片 8251，它具有八条双向数据线，与系统的数据总线相连，在接收控制/数据信号的控制下，传输 CPU 对 8251 的编程命令字和 8251 送往 CPU 的状态信息及数据。6直接存取电路所谓直接存取即在没有 CPU 的干预下，用硬件实现存储器和存储器之间、存储器和 I/O 口之间直接进行高速数据传输，存储器地址的修改和传送完成的报告均由硬件自动完成，这种方式 极 大 地 提 高 了 传 送 的 速 度 。DMAC8237 的低地址位通过总线隔离器与 CPU 的低地址位相连，其数据线与高位地址线复用。作为高位地址线时通过锁存器，再通过总线隔离器与CPU 的高地址位相连；同时作为数据线，也直接与 AT89C51 的数据线相连，也要与 AD579 的数据位相连。8237 的时钟脉冲由 AT89C51 的时钟脉冲提供。CPU 通过数据选择器对8237 进行初始化控制信号发送。8237 的发送请求信号由 CPU 的外部中断提供。 7时序电路 本系统时序电路由可编程计数器/定时器 8253，辅以单稳态触发器 74121 整形得到。8