数字设计原理与实践第四版课后习题答案Word格式.docx

1、（a） =107 （b） 1740038=63491 （c） 2=183（d） = （e）= （f）F3A516=62373（g） 120103=138 （h） AB3D16=43837 （i） 71568=3694（j） = 完成下面的数制转换。（a） 125= 1 111 1012 （b） 3489= 66418 （c） 209= 11 010 0012（d） 9714= 227628 （e） 132= 10 000 1002 （f） 23851= 5D2B16（g） 727= 104025 （h） 57190=DF6616 （i） 1435=26338（j） 65113=FE5916 将

2、下面的二进制数相加，指出所有的进位：（a） S：1001101 C：100100（b） S: 1010001 C: 1011100（c） S: 0 C: 0（d） S: C: 利用减法而不是加法重复训练题，指出所有的借位而不是进位：（a） D：011 001 B：110000 （b） D：111 101 B：1110000（c） D： B：00111000 （d） D：1101101 B： 写出下面每个十进制数的8 位符号数值，二进制补码，二进制反码表示。（a） +25 原码: 0001 1001 反码: 0001 1001 补码: 0001 1001（b） +120 0111 1000 01

3、11 1000 0111 1000（c） +82 0101 0010 0101 0010 0101 0010（d） 42 （e） 6 1000 0110 1111 1001 11111010（f） 111 1110 1111 1001 0000 1001 0001 指出下面8 位二进制补码数相加时是否发生溢出。（a）1101 0100+1110 1011= 1011 1111 不存在溢出（b）1011 1111+1101 1111= 1001 1110 不存在溢出（c）0101 1101+0011 0001= 存在溢出（d）0110 0001+0001 1111= 1000 0000 存在溢出

4、 对于5 状态的控制器，有多少种不同的3 位二进制编码方式若是7 状态或者8 状态呢3 位二进制编码有8 种形式。对于5 状态，这是一个8 中取5 的排列：N=8x7x6x5x4= 6720对于7 状态，这是一个8 中取7 的排列：N=8x7x6x5x4x3x2= 40320对于8 状态，种类数量与7 状态时相同。 若每个编码字中至少要含有一个0，对于表2-12 的交通灯控制器，有多少种不同的3 位二进制编码方式在此条件下，只有7 种可用的3 位二进制码，从中选取6 个进行排列，方式数量为：N=7x6x5x4x3x2=5040 列出图2-5 的机械编码盘中可能会产生不正确位置的所有“坏”边界。

5、001/010、011/100、101/110、111/000 作为n 的函数，在使用n 位二进制编码的机械编码盘中有多少个“坏”边界有一半的边界为坏边界：2n-1。数字逻辑第3 章参考解答： 对图（a）所示的AOI 电路图，采用AND，OR,INV 画出对应的逻辑图。Z = （A B + C + D） 对图（b）所示的OAI 电路图，采用AND，OR,INV 画出对Z = （A + B）C D）13 画出NOR3 对应的电路图。3 输入端或非门结构应为：上部3 个P 管串联，下部3 个N 管并联，结构如图所示。 画出OR2 所对应的电路图。在NOR2 电路的输出端后面级联一个INV。 画出图

6、 逻辑图所对应的电路图。 若输出低电平阈值和高电平阈值分别设置为 和，对图 所示的反相器特性，确定高态与低态的DC 噪声容限。由图中可以看到，输出 对应的输入为,输出 对应的输入为； 所以，高态噪声容限为： V ;低态噪声容限为： V。 利用表3-3 计算74HC00 的p 通道和n 通道的导通电阻。采用极端值计算（对商用芯片，最低电源电压设为）表中所列输出电压与电流关系如图所示：根据电流定律，高态输出时可以建立下列方程：p n R R = 4 = 联立求解可得：R = = 151 p低态输出时可以建立下列方程：n p R RR = = 60 n 对于表3-3 所列的74HC00 ， 若设VO

7、Lmax=,VOHmin=,Vcc=5V,对于下列电阻负载，确定该系列的商用器件是否能够驱动（任何情况下输出电流不能超出IOLmax 和IOHmax）.根据表3-3，对于选定的输出电压，最大输出电流限制为4mA.c）820接地：考虑高态输出，等效电路如下：I= 4mA 不能驱动。e） 1k接Vcc：考虑低态输出，等效电路如下：I=（）/1= f） 接Vcc, 820接地：需要分别考虑低态输出和高态输出。低态输出等效电路如下：I=（）/ = 4mA 可以驱动。高态输出等效电路如下： 一个发光二极管导通时的电压降约为，正常发光时需要约5mA 的电流。当发光二极管如图354（a）那样连接时，确定上拉

8、电阻的适当值。根据 所给的条件，低态输出电平VOLmax=。 对应等效电路如下：R=/5= 在图3-32（b）中，有多少电流与功率被浪费了。浪费的电流为流过4k电阻的电流：I=/4= mA浪费的功率为上述电流经过两个电阻产生的功率：P = RI2 = x 2 = mW 对于下列电阻电容的组合，确定时间常数RCa） 5ns b）705ns c） d）100ns 对于一个CMOS 电路，将电源电压增加5%，或者将内部电容和负载电容增加5%，哪种方式会导致更大的功率消耗。答：CMOS 的电源消耗主要是动态消耗，其关系为P CV f D= 2 ；由该关系可以得出电源增加将导致更大的功率消耗。 分析图3

9、-37 所示反相器的下降时间，设RL=900，VL=2V。该电路图可以等效为下列带开关的一阶电路图。当输出从高态转为低态时，可以等效为开关K 从位置1 转到位置2。按照一阶电路三要素法的分析方法，对于电容上的电压分析如下：初态：VH= 终态：VL=换路后的等效电阻：R=90电路时间常数： = RC = 9ns输出电压随时间变化关系为：（ ） t /OUT L H L V = V + V V e由上式可以得出从 到 的下降时间为：nsVt VLL ln = 分析图3-37 所示反相器的上升时间，设RL=900，VL=2V。与上题类似进行分析，当输出从低态转为高态时，可以等效为开关K 从位置12

10、到位置1。VL= 终态：VH=R=164 = RC = （ ）（1 t / ）OUT L H L V = V + V V e由上式可以得出从 到 的上升时间为：HH 19数字逻辑第四章参考解答：4-5 根据Demorgan 定理，X + Y Z 的补为X Y+Z。但这两个函数在XYZ=110 时都等于1。对于一个给定的输入组合，一个函数和其补函数怎么能都等于1 呢出了什么错误在利用定理时，没有考虑到运算先后顺序，正确的补函数应该为：（X +Y Z）= X （Y Z）（Y） = X +X Z 请写出下面各个逻辑函数的真值表.a） F = X Y + X Y Z可先简化为：F = X （Y + Y

11、Z ） = X （Y + Z ）c） F=W+X（Y+Z）=W+XY+XW X Y Z F W X Y Z F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 10 0 1 0 0 1 0 1 0 10 0 1 1 1 1 0 1 1 10 1 0 0 0 1 1 0 0 10 1 0 1 0 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1 1h） F=（A+B）+C）+D）=AB D+CDA B C D F A B C D F0 0 0 1 0 1 0 0 1 00 0 1 0 1 1 0 1 0 00 0 1 1 0 1

12、0 1 1 00 1 0 0 1 1 1 0 0 10 1 0 1 0 1 1 0 1 00 1 1 0 0 1 1 1 0 00 1 1 1 0 1 1 1 1 0 证明OR（n）可以采用（n-1）个OR（2）实现；NOR 也能这样吗证明你的结论。根据逻辑定理：（x1+ x2 + x3+ x4 + x5 + .） = （x1+ x2）+ x3）+ x4）+ x5）+ .第1 次运算实现2 个变量的OR，第2 次运算实现3 个变量的OR，第（n-1）次运算就可以实现n 个变量的OR。NOR 不能这样做：以3 个变量为例：利用DeMorgans 定理（x1+ x2）+x3）= （x1x2 （x1+