计算机组成原理第3章习题参考答案之欧阳术创编Word格式.docx

1、（3） 主存共需几多DRAM芯片? CPU如何选择各内存条?（1） 共需内存条（2） 每个内存条内共有个芯片（3） 主存共需几多个RAM芯片，共有4个内存条，故CPU选择内存条用最高两位地址A24和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单位的选择。3、用16K8位的DRAM芯片构成64K32位存储器，要求：（1） 画出该存储器的组成逻辑框图。（2） 设存储器读/写周期为0.5S，CPU在1S内至少要拜访一次。试问采取哪种刷新方法比较合理?两次刷新的最年夜时间间隔是几多?对全部存储单位刷新一遍所需的实际刷新时间是几多?（1） 用16K32位存储器，需要用个芯片，其中每4片为

2、一组构成16K32位进行字长位数扩展（一组内的4个芯片只有数据信号线不互连辨别接D0 D7、D8 D15、D16 D23和D24 D31，其余同名引脚互连），需要低14位地址（A0 A13）作为模块内各个芯片的内部单位地址分红行、列地址两次由A0 A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。（2） 设刷新周期为2ms，并设16K 8位的DRAM结构是128 128 8存储阵列，则对所有单位全部刷新一遍需要128次（每次刷新一行，共128行）若采取集中式刷新，则每2ms中的最后128 0.5 s=64 s为集中刷新

3、时间，不克不及进行正常读写，即存在64 s的死时间若采取分离式刷新，则每1 s只能拜访一次主存，而题目要求CPU在1S内至少要拜访一次，也就是说拜访主存的时间间隔越短越好，故此办法也不是最适合的比较适合采取异步式刷新：采取异步刷新方法，则两次刷新操纵的最年夜时间间隔为，可取15.5 s；对全部存储单位刷新一遍所需的实际刷新时间为：15.5 s 128=1.984ms；采取这种方法，每15.5 s中有0.5 s用于刷新，其余的时间用于访存（年夜部分时间中1 s可以拜访两次内存）。4、有一个1024K32位的存储器，由128K8位的DRAM芯片构成。问：（1） 总共需要几多DRAM芯片?（2） 设

4、计此存储体组成框图。（3） 采取异步刷新方法，如单位刷新间隔不超出8ms，则刷新信号周期是几多?（1） 需要片，每4片为一组，共需8组（2） 设计此存储体组成框图如下所示。（3） 设该128K 8位的DRAM芯片的存储阵列为512 256 8结构，则如果选择一个行地址进行刷新，刷新地址为A0 A8，那么该行上的2048个存储元同时进行刷新，要求单位刷新间隔不超出8ms，即要在8ms内进行512次刷新操纵。采取异步刷新方法时需要每隔进行一次，可取刷新信号周期为15.5 s。5、要求用256Kl6位SRAM芯片设计1024K32位的存储器。SRAM芯片有两个控制端：当CS有效时，该片选中。当W/R

5、1时执行读操纵，当W/R=0时执行写操纵。，共需8片，分为4组，每组2片即所设计的存储器单位数为1M，字长为32，故地址长度为20位（A19A0），所用芯片存储单位数为256K，字长为16位，故占用的地址长度为18位（A17A0）。由此可用字长位数扩展与字单位数扩展相结合的办法组成组成整个存储器字长位数扩展：同一组中2个芯片的数据线，一个与数据总线的D15D0相连，一个与D31D16相连；其余信号线公用（地址线、片选信号、读写信号同名引脚互连）字单位数扩展：4组RAM芯片，使用一片2:4译码器，各组除片选信号外，其余信号线公用。其存储器结构如图所示6、用32K8位的E2PROM芯片组成128K

6、16位的只读存储器，试问：（1） 数据寄存器几多位?（2） 地址寄存器几多位?（3） 共需几多个E2PROM芯片?（4） 画出此存储器组成框图。（1） 系统16位数据，所以数据寄存器16位 （2） 系统地址128K217，所以地址寄存器17位（3）共需，分为4组，每组2片（4） 组成框图如下7某机器中，已知配有一个地址空间为0000H 3FFFH的ROM区域。现在再用一个RAM芯片（8K8）形成40Kl6位的RAM区域，起始地为6000H。假设RAM芯片有和信号控制端。CPU的地址总线为A15 A0，数据总线为D15 D0，控制信号为（读/写），（访存），要求：（1） 画出地址译码计划。（2）

7、 将ROM与RAM同CPU连接。（1） 由于RAM芯片的容量是8K8，要构成40K16的RAM区域，共需要，分为5组，每组2片；8K=213，故低位地址为13位：A12A0每组的2片位并联，进行字长的位扩展有5组RAM芯片，故用于组间选择的译码器使用3:8译码器，用高3位地址A15A13作译码器的选择输入信号地址分派情况：各芯片组各组地址区间A15A14A13138的有效输出ROM0000H3FFFH1RAM16000H7FFFHRAM28000H9FFFHRAM3A000HBFFFHRAM4C000HDFFFHRAM5E000HFFFFH注：RAM1RAM5各由2片8K8芯片组成，进行字长位

8、扩展各芯片组内部的单位地址是A12A0由全0到全1（2） ROM、RAM与CPU的连接如图：8、设存储器容量为64M，字长为64位，模块数m=8，辨别用顺序和交叉方法进行组织。存储周期T100ns，数据总线宽度为64位，总线传送周期， =50ns。求：顺序存储器和交叉存储器的带宽各是几多?顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：q = 64位8 = 512位顺序存储器和交叉存储器连续读出8个字所需的时间辨别是：t1 = mT = 8100ns = 8107s t2 = T+（m1） = 100ns+750ns = 450 ns = 4.5107 s顺序存储器和交叉存储器的带

9、宽辨别是： W1=q/t1=512/（8107）=64107位/s W2=q/t2=512/（4.5107）=113.8107 位/s9、CPU执行一段法度时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache主存系统的效率和平均拜访时间。cache的命中率：主存慢于Cache的倍率：Cache/主存系统的效率：平均拜访时间：10、已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均拜访时间为50ns，求cache的命中率是几多?已知cache主存系统平均拜访时间ta=50ns由

10、于所以有11、某计算机采取四体交叉存储器，今执行一段小循环法度，此法度放在存储器的连续地址单位中，假设每条指令的执行时间相等，并且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），法度运行的时间是否相等。（1） 循环法度由6条指令组成，重复执行80次。（2） 循环法度由8条指令组成，重复执行60次。设取指周期为T，总线传送周期为，每条指令的执行时间相等，并设为t0，存储器采取四体交叉存储器，且法度寄存在连续的存储单位中，故取指令操纵采取流水线存取方法，两种情况法度运行的总的时间辨别为：（1）t = （T+5+6t0）*80 = 80T+400+480 t0（2） t = （T+

11、7+8t0）*60 = 60T+420+480 t0所以不相等12、一个由主存和Cache组成的二级存储系统，参数界说如下：Ta为系统平均存取时间，T1为Cache的存取时间，T2为主存的存取时间，H为Cache命中率，请写出Ta与T1、T2、H参数之间的函数关系式。13、一个组相联cache由64个行组成，每组4行。主存储器包含4K个块，每块128个字。请暗示内存地址的格式。主存4K个块，每块128个字，共有4K 128=219个字，故主存的地址共19位；共4K个块，故块地址为12位；每块128个字，故块内的字地址为7位Cache有64行，每组4行，共16组，故组号4位，组内页号2位组相联方

12、法是组间直接映射，组内全相联映射方法；所以主存的块地址被分为两部分：低4位为在cache中的组号，高8位为标识表记标帜字段，即19位内存地址的格式如下：tag组号字地址8位4位7位14、有一个处理机，内存容量1MB，字长1B，块年夜小16B，cache容量64KB，若cache采取直接映射式，请给出2个不合标识表记标帜的内存地址，它们映射到同一个cache行。Cache共有，行号为12位采取直接映射方法，所以cache的行号i与主存的块号j之间的关系为：，m为cache的总行数20位的内存地址格式如下：行号12位两个映射到同一个cache行的内存地址满足的条件是：12位的行号相同，而4位的标识

13、表记标帜不合即可，例如下面的两个内存地址就满足要求：0000 000000000000 0000=00000H与0001 000000000000 0000=10000H15、假设主存容量16M 32位，cache容量64K 32位，主存与cache之间以每块4 32位年夜小传送数据，请确定直接映射方法的有关参数，并画出主存地址格式。由已知条件可知Cache共有，行号为14位主存共有，块地址为22位，由行号和标识表记标帜组成cache的行号i与主存的块号j之间的关系为：设32位为一个字，且按字进行编址，则24位的内存地址格式如下：14位2位弥补：从下列有关存储器的描述中，选择出正确的谜底： A多体交叉存储主要解决扩充容量问题。 B拜访存储器的请求是由CPU收回的。 Ccache与主存统一编址，即主存空间的某一部分属于cache。 Dcache的功能全由硬件实现。答： D