电子秒表设计数字逻辑课程设计范本Word下载.docx

1、 1. 根据设计任务要求，综合运用数字电子技术课程中所学到的理论知识与实践技能独立完成设计课题。 2. 根据课题查阅书籍，独立思考，深入研究课程设计中遇到的问题，培养自己分析、解决问题的能力。 3. 根据设计要求，从选择设计方案开始，首先按单元电路进行设计，选择合适的元器件，最后画出总的电路图。 4. 学会电子电路的连线安装和调试技能，最终实现任务要求的全部功能；电路布局合理，走线清楚，工作可靠。 5. 写出完整的实验报告，调试中出现的异常现象的分析与讨论。 第二章 电子秒表的设计过程2.1 电路的设计与元件的选择2.1.1 总体方案的设计图 2.1电子秒表一般由振荡器、分频器、计数器、译码器

2、、显示器等几部分组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。信号送入计数器，累计结果以分、秒、分秒的数字显示出来，分、分秒由十进制计数器构成，秒由六十进制计数器构成。其原理框图（如图2.1）2.1.2 所需元件的选择 1. 二输入与门、二输入与非门、二输入或门、反相器2. 多谐振荡器：f=100Hz（集成555定时器的应用） （如图 2.2） 振荡周期T=0.7（R1+2R2）C，调节滑动变阻R2可输出不同的频率的脉冲信号；此振荡器在电路中是为分频器和四舍五入电路提供脉冲信号。图2.23. 8421编码十进制加法计数器74160 （如图2.3）

3、图2.3四个十进制加法计数器74160构成电子秒表的计数单元，分别显示分个位、秒十位、秒个位与0.1秒；经过不同的连接方式，74160能够实现四种不同的逻辑功能如下：1） 清零。CLR端为清零端，只要CLR=0，触发器均被清零，计数器输出为0；不清零时应使CLR=1。2） 预置数（送数）。LOAD为预置数控制端，在LOAD=0时加入CP脉冲上升沿，计数器就被置数，即输出QA,QB,QC,QD分别等于输入端A,B,C,D输入的二进制数；不预置数时应使LOAD=1。3） 计数。ENP=ENT=1（CLR=1，LOAD=1）时，计数器处于计数状态。当计数到QA QB QC QD=1001时，进位输出

4、RCO=1。再输入一个计数脉冲，计数器输出从1001返回到0000状态，RCO由1变0。4） 保持。ENP=0，ENT=1（CLR=1,LOAD=1）时，计数器处于保持工作状态。不但输出不变，而且进位输出也不变。ENP=1,ENT=0（CLR=1,LOAD=1）时，计数器输出不变，进位输出RCO=0。4.二-五-十进制计数器7490（如图2.4）图 2.4 7490具有以下逻辑功能：1） 计数脉冲从CKA输入，CKB=1，QA作为输出端，为二进制计数器；2） 计数脉冲从CKB输入，QB,QC,QD作为输出端，为异步五进制计数器；3） 计数脉冲从CKA输入，CKB接输出QA，为十进制计数器；4）

5、 当R01=R02=1，（R91,R92不都为1）时，实现异步清零；5） 当R91=R92=1，（R01,R02不都为1）时，实现置9功能。5.LED七段译码显示器（如图2.5）接到各计数器的输出端，显示当前的计数。图 2.52.2 模块的设计2.2.1 计数器 1.分秒计数器（如图2.6）图 2.6采用8421十进制计数器作为0.1秒的计时，CLK外接脉冲信号，清零端置1，让计数器一直处于计时状态；进位信号RCO输出到秒个位。2.秒个位、分个位秒的个位和分的个位都采用十进制计数，与0.1秒的情况一样；只是CP分别接低位的进位信号3.秒十位（如图2.7）将74160采用复位法改为六进制计数器，

6、即将输出QB,QC与非后接到清零端CLR，当计数到6时，对计数器异步清零。清零的同时向高位（分个位）提供进位信号，使分位计数增加1.图 2.72.2.2 四舍五入控制电路选用中规模计数器7490（如图2.8），利用其清零功能和置9功能进行四舍五入。即利用简单的逻辑门电路，当所计数是0-4暂停时，使R01=R02=1，计数器清零；当所计数是5-9暂停时，使R91=R92=1，计数器置9，同时进位，从而实现四舍五入功能。图 2.82.2.3 脉冲发生电路 1.振荡器（如图2.9）振荡器是计时器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度。我采用集成电路555定时器与RC组成的多谐振荡器

7、，振荡频率f=100Hz，R为可调变阻，微调R可调出不同频率的输出。图 2.92.分频器（如图2.10）图 2.10分频器的功能主要有两个：一是产生标准秒脉冲信号，二是可提供功能扩展电路所需要的不同频率的信号。选用中规模计数器7490，每片为1/10分频器。第三章 电路的实现与调试3.1 电路布线3.1.1 模块电路图 1.计数器（如图 3.1）图 3.11） 如图所示，4片中规模计数器显示“分”、“秒”、“分秒（0.1秒）”，其中“秒”位为60进制计数器，“分”、“分秒”位为十进制计数器，选用74160集成块来实现。实现的方法采用反馈清零法。即将十进制计数器74160的输出端QB,QC与非后

8、接到异步清零端CLR，构成6进制计数器，再与个位的十进制计数器相乘构成60进制的计数器。计数器的各输入端接地，ENP,ENT控制端接高电位（+Vcc），使得计数器一直处于计数状态。当“分秒”计数到9后，产生进位信号（RCO）送到秒的个位，秒的计时加1；当“秒”位计数到59后向“分”位进位。从而实现010分钟的计时，且显示精确到0.1秒。2） 计时显示。将计数器的各输出端分别接到LED数码显示器的4个输入端，接通电源，显示计时。3） 计数复位。利用开关R控制计数器从计时状态转为异步清零，或是清零后继续计时，从而实现计时复位功能。2.四舍五入控制电路（如图3.2）图 3.2 电路由计数器7490与

9、基本门电路组成。7490具有异步清零和置9功能。利用门电路使得当输出为04时，R01=R02=1，合上开关Space，计数器清零；当输出为59时，R91=R92=1，合上开关Space，计数器置9。计数器的CKA外接脉冲（f=100HZ），将输出端QD作为“分秒”计时器的CP，从而实现对0.01秒的四舍五入。3.脉冲发生电路（如图3.3）脉冲发生电路由振荡器和分频器组成。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。故一定根据需要，设计出最佳电路。一般选用石英晶体来构成振荡器电路，其频率的精准度比较高，可是如果精度要求不高可采用多谐振荡器。1） 此电路的振荡器为555定时器与R

10、C组成的多谐振荡器，调节振荡器R的值，使得输出100Hz的脉冲信号，作为0.01秒计时器与分频器的输入信号。2） 分频器由7490构成，输出QD作为0.1秒计时器的输入信号，实现1/10分频。3） 在振荡器的输出端添加一个开关，控制脉冲的输出，实现计时器的启动、暂停与连续。图 3.33.1.2 总体电路图（如图 3.4）图 3.4将各模块合理连接起来构成整个电子秒表计时电路，其中四合五入控制电路的输出QD经过一个开关Space接到“分秒”的CP端CLK，开关的另一端接分频信号（分频器7490的输出QD）。3.2 电路调试3.2.1 单元电路的调试 1.计时器的调试 1）“秒”位计数。将秒的个位

11、、十位计数器都连接上，并在各输出端接上译码显示器（用于显示当前的计时状态，看是否准确）；在个位的CP端（CLK）接入脉冲信号源（f=1Hz），测试其功能，能否准确计数059。 2）将“分”位、“秒”位、“分秒”位计数器级联起来进行逻辑功能测试。在“分秒”位计数器的CP上接入脉冲信号（f=10Hz），观察显示器的计时，若不正确，则检查线路连接是否正确，调试改正，直至计时准确。 2.多谐振荡器的调试 用示波器观察输出波形并测量其频率，调节R，使得输出矩形波的频率为100Hz.按动开关Space，观察脉冲波形是否改变。 3.分频器的测试 接入输入信号，频率f=100Hz。用示波器观察输出QD的波形并

12、测量其频率，看是否为f=10Hz。从而确认该电路是否具有1/10分频功能。如波形显示不正确，则检查连线。 4.四舍五入电路的调试 外接上脉冲信号源，输出端接上数码显示器，当合上开关Space时，观察显示器是否显示0或9；在输出QD接一个指示灯，观察当显示器显示9时，指示灯是否亮（显示0时，应该不亮），从而确定该电路是否有四舍五入功能。3.2.2 电子秒表的总体调试 1）各单元电路调试正常后，按图3.4把几个单元电路连接起来，进行电子秒表的总体调试。分别测试电子秒表是否达到设计要求：（1）可显示4位数，计时范围010分钟（2）显示精确到0.1秒，对0.01秒进行四舍五入（3）有暂停、启动、恢复和

13、连续功能，显示板由发光二极管构成 先按一下开关R，则计数器清零；再按一下开关Space，则计数器启动开始计时，观察数码显示器的计数情况是否正常，如想暂停，则按一下开关Space，计时立即停止但数码显示器保留所计时的值;当再次按下Space开关，计数器接着刚才的计时继续计数，实现连续计时功能；若不想继续刚才的计时，则按一下R，计数器恢复到0，从新开始计数，而且计时范围为010分钟。 2）电子秒表准确度的测试可利用电子钟或手表的秒计时对电子秒表进行校准。结束语刚拿到课题的时候，我表现出了很大热情和兴趣，复习课本的相关知识、上网查资料等，我好奇着自己会设计出来的会是一样什么样的电子秒表，能准确实现设

14、计要求的那些功能吗？然而，刚一开始就遇到了问题，很是打击了我的信心。我用我所知道的计数器74160实现六十进制的计数，却怎么也不能准确计数，老是会出现19秒后才是10秒的类似情况，由于时间关系最终还是没能改正过来。可是我觉得有以下方法能够加以修正：1. 利用门电路将秒个位的进位信号延时1秒2. 分别给秒个位、秒十位提供相应的标准脉冲信号3. 改用计数器7490能够解决上述问题（如图4.1） 此处向分进位图 4.1由于采用的555定时器与RC组成的多谐振荡器作为时钟发生器，精确度不是很高，因此整个计数器的计时不是很准确，若改用石英晶体构成振荡器能够提高计时器的准确度。总体来说我基本完成了设计的全部要求，可是存在以上所说的一些小问题，如果还有时间的话，我相信我一定能做的更好。整个设计过程锻炼了我分析错误原因、解决问题、独立思考的能力以及对EWB仿真的运用。同时学会了数字电路中时钟发生器、译码显示器、计数器等单元电路的综合应用以及电子秒表的调试、排错方法。还了解了不少以前不熟悉的集成电路元件，如二/五分频十进制计数器7490、六进制/十二进制计数器7492