数字电子时钟的实习报告14页Word文件下载.docx

1、1、 利用CPU的定时器定时，设计一个电子时钟，使七段数码管输出记时值， 格式如下：XX XX XX 由左向右分别为：时、分、秒2、 利用蜂鸣器实现整点报时功能3、 利用AN1AN4实现时，分的分别加减。三、 具体要求1、硬件电路实验连线板上已经接好，无需另外接线。1本次实训中要把跳线 JP1 （板子右上角，LED灯正上方）跳到 DIG上，J23（在 黄色继电器右上方）接到右端。2本次实训中要把跳线 J9 （紧贴51插座右方，蜂鸣器下方， RST复位键上方）跳到右端3本实训设计要把跳线 J6跳到AN端，AN1（ P0.0） AN4（ P0.4），J6在51插座 右下方，4X 4键盘左上方。2、

2、实训说明1与定时器有关的寄存器有工作方式寄存器 TMO和控制寄存器TCON TMO用于设置定时器/计数器的工作方式 0-3，并确定用于定时还是用于计数。 TCON主要 功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。本实训中用定时器T0产生1秒钟基本时间单位， 本系统fosc=11.0592MHz ,当定时器T0工 作在方式 1（ 16 位）时，最大定时时间为：2 16* 0.9216 卩 s= 60397.9776 卩 s再利用软件记数，当T0中断17次时，所用时间为60397.9776*17=1026765.6192 卩 s 1s因此在T0中断处理程序中，要判断中断次数是否到

3、 17次，若不到17次，则只使 中断次数加 1 ，然后返回，若到了 17次，则使电子秒表记时值加 1（十进制），请 参考硬件实验四有关内容。2电路中共阴极数码管的段码 a、b、c、d、e、f、g、dp 分别与单片机的 P20 P27依次相连，控制数码管中显示的字型； 6个数码管的位选通信号由 6个非门控制，分别接到单片机的 P1. 0 P1. 5端口上。程序中通过 P1. 0 P1. 5输出高低电平 控制数码管的显示和关闭，高电平时对应数码管显示，显示内容由 P20 P27输出的段码控制。 要将实时时钟值送到 6个共阴极数码管中显示， 这可通过调用编 写的显示子程序来实现，实现过程是：先将（时

4、、分、秒） 3个记时值按个位和十位拆开成6个数字，然后查（09）段码表，再将段码分别送到显示缓冲区（片内数据存储30H35H设定为显示缓冲区，用于存放段码）中去，最调用显示子程序送 到 6 个共阴极数码管中显示。3蜂鸣器由单片机的 P0.7 口控制：当 P0.7 输出高电平时，三极管截止，没有电 流流过线圈，蜂鸣器不发声；当 P0.7 输出低电平时，三极管导通，有电流流过线 圈，蜂鸣器发出声音。4使用独立式按键 AN1（P0.0） AN4（P0.3） 时要注意采用软件消抖动的方法，一般 采用软件延时（10ms）的方法，通过P0.0P0.4的变化控制时，分的分别加减（手 动调整时间） 。3、 实

5、训仪器和设备：PC机、WAV软件、Proteus软件、51超级板等。4、 参考资料见附件5、 实训报告含封面、任务书、目录、正文、总结、参考资料。四、进度安排第1 天:查阅资料，绘制硬件电路原理图；第 2 天: 编写显示子程序；第 3-4 天: 编写主程序和 T0 中断子程序第 5-6 天: 完成硬件仿真调试第 7 天: 实现实训项目要求，完成实训报告五、成绩评定指导教师 签名 日期 年_月_日系主任 审核 日期 年_月_日第一章整体设计方案1.1单片机的基本结构 1.2数字电子时钟整体设计框图 第二章数字钟的硬件设计2.1最小系统设计 2.2LED显示电路 2.3键盘控制电路 第三章数字钟的

6、软件设计3.1系统软件设计流程图 3.2数字电子钟的原理图 3.3主程序 第四章系统仿真4.1PROTUES软件介绍 4.2电子钟系统 PROTUE仿真 第五章调试与功能说明5.2系统性能测试与功能说明 5.3系统时钟误差分析 5.1硬盘调试 5.4软件调试问题及解决 结束语 .参考文献 1.1单片机的基本构成AT89C51单片机是在一块芯片中集成了 CPU、RAM、ROM、定时器/计数器和多种功能的I/O线等一台计算机所需要的基本功能部件， AT89C51单片机单片机内包含下列几个部件：（1）一个 8 位 CPU;（2 ）一个片内振荡器及时钟电路；（3）4K字节ROM程序存储器；（4）128

7、字节RAM数据存储器；（5）两个16位定时器/计数器；（6）可寻址64K外部数据存储器和 64K外部程序存储器空间的控制电路；（7）32条可编程的I/O线（四个8位并行I/O端口）；（8）一个可编程全双工串行口；（9 ）具有五个中断源、两个优先级嵌套中断结构。其 内 部 机 构 框 图 如 图 2.2 所 示图2 z hr s-51 片机内部机tW因1.3振荡器（晶振）特性XTAL1 （19脚）和XTAL2 （ 18脚）分别为反向放大器的输入和输出，通过这两个引脚接上 晶振，其频率为 12.000MHz。1.4芯片擦除整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 AL

8、E管脚处于低电平10ms来完成。在芯片擦操作中，代码阵列全被写 1 ”且在任何非空存储字节被重复编程以前，该操作必须被执行。此外，AT89C51单片机设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软 件可选的掉电模式。在闲置模式下， CPU停止工作，但 RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存 RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。1.5 AT89C51单片机的引脚说明AT89C51单片机采用40条引脚双列直插式器件，弓I脚除 5V（ 40脚）和电源地（20脚）外，其功能分为时钟电路、控制信号、输入 /输出三大部分，逻辑框

9、图及引脚图分别如图 2.4a ） （ b ） 所 示如图2 4 AT的CSL軍片机12拇图与弓I脚針第三章数字钟的硬件设计3.1最小系统设计 图 3-1 单片机最小系统的结构图 单片机的最小系统是由电源、复位、晶振、 /EA=1 组成，下面介绍一下每一个组成部分。1.电源引脚Vcc 40 电源端 GND 20 接地端 工作电压为 5V ，另有 AT89LV51 工作电压则是 2.7-6V, 引脚功能一样。2.外接晶体引脚 图 3-2 晶振连接的内部、外部方式图XTAL1 19XTAL2 18XTAL1 是片内振荡器的反相放大器输入端， XTAL2 则是输出端，使用外部振荡器时， 外部振荡信号应

10、直接加到 XTAL1 ，而 XTAL2 悬空。 内部方式时， 时钟发生器对振荡脉冲二 分频，如晶振为 12MHz ，时钟频率就为 6MHz 。晶振的频率可以在 1MHz-24MHz 内选择。 电容取 30PF 左右。系统的时钟电路设计是采用的内部方式，即利用芯片内部的振荡电路。 AT89 单片机内部有一个用于构成振荡器的高增益反相放大器。引脚 XTAL1 和 XTAL2 分别 是此放大器的输入端和输出端。 这个放大器与作为反馈元件的片外晶体谐振器一起构成一个 自激振荡器。外接晶体谐振器以及电容 C1 和 C2 构成并联谐振电路，接在放大器的反馈回 路中。 对外接电容的值虽然没有严格的要求， 但

11、电容的大小会影响震荡器频率的高低、 震荡 器的稳定性、 起振的快速性和温度的稳定性。 因此，此系统电路的晶体振荡器的值为 12MHz ， 电容应尽可能的选择陶瓷电容，电容值约为 22卩F。在焊接刷电路板时，晶体振荡器和电容应尽可能安装得与单片机芯片靠近， 以减少寄生电容， 更好地保证震荡器稳定和可靠地工作。3.复位 RST 9 在振荡器运行时，有两个机器周期（ 24 个振荡周期）以上的高电平出现在此引腿时，将使 单片机复位，只要这个脚保持高电平， 51芯片便循环复位。复位后 PO P3 口均置1引脚表现为高电平，程序计数器和特殊功能寄存器 SFR 全部清零。当复位脚由高电平变为低电平 时，芯片

12、为 ROM 的 OOH 处开始运行程序。 复位是由外部的复位电路来实现的。 片内复位电 路是复位引脚 RST 通过一个斯密特触发器与复位电路相连，斯密特触发器用来抑制噪声， 它的输出在每个机器周期的 S5P2,由复位电路采样一次。复位电路通常采用上电自动复位和按钮复位两种方式，此电路系统采用的是上电与按钮复位电路。当时钟频率选用 6MHz时，C取22卩F, Rs约为200 Q, Rk约为1K。复位操作不会对内部 RAM有所影响。 常用的复位电路如下图所示：图 3-3 常用复位电路图4.输入输出引脚（1） P0端口 P0.0-P0.7 P0是一个8位漏极开路型双向I/O端口，端口置1 （对端口写

13、1）时 作高阻抗输入端。作为输出口时能驱动 8个 TTL。对内部 Flash 程序存储器编程时, 接收指令字节 ;校验程序时输出指令字节, 要求外接上拉电阻。在访问外部程序和外部数据存储器时, P0 口是分时转换的地址 （低 8 位）/数据总线,访问期 间内部的上拉电阻起作用。P1端口 P1.0 P1.7 P1是一个带有内部上拉电阻的 8位双向I/0端口。输出时可驱动 4个TTL。端口置1时，内部上拉电阻将端口拉到高电平，作输入用。对内部Flash程序存储器编程时，接收低 8位地址信息。P2端口 P2.0 P2.7 P2是一个带有内部上拉电阻的 8位双向I/0端口。输出时可驱动 4 个TTL。

14、对内部 Flash程序存储 器编程时，接收高 8位地址和控制信息。在访问外部程序和 16位外部数据存储器时， P2 口送出高8位地址。而在访问8位地址的外部数据存储器时其引脚上的内容在此期间不会改变。P3端口 P3.0 P3.7 P2是一个带有内部上拉电阻的 8位双向I/O端口。对内部Flash程序存储器编程时，接控制信息。除此之外 P3端口还用于一些专门功能，具体请看下表。P3引脚兼用功能P3.0串行通讯输入（RXD ）P3.1串行通讯输出（TXD ）P3.2外部中断0 （ INTO ）P3.3外部中断1 （INT1 ）P3.4定时器0输入（TO）P3.5定时器1输入（T1）P3.6外部数据存储器写选通 WRP3.7外部数据存储器写选通 RDP3引脚兼用功能P3.0串行通讯输入（RXDP3.1串行通讯输出（TXDP3.2外部中断0 （ INT0）P3.3外部中断1 （INT1）P3.4定时器0输入（T0）P3.5定时器1输入（T1）P3.6外部数据存储器写选通WRP3.7外部数据存储器写选通RD表3-1 P3端口引脚兼用功能表3.2LED显示电路显示器普遍地用于直观地显示数字系统的运行状态