AltiumDesignerWinter09常用技巧Word文档格式.docx

1、快捷键PJ；3.模拟地与数字地、模拟电与数字电可用以下电路：4.快速修改相同处，如某图中部分电阻的封装为0603A，现全部改为R0603：选中某个封装为0603A的电阻，点击右键，选择“查找相似对象”，弹出如下对话框在参考符号“Symbol Reference”和当前封装“Current Footprint”中选择“Same”，同时选中下方的“选择匹配”，点击确定，出现如下窗口:选择元件封装，点击鼠标右键选择复制。打开需要将该封装存放的封装库，打开该库的“PCB library”窗口，在组件栏中点击鼠标右键，选择“Paste 1 Components”，将封装粘帖到该库中。6.在“工具”“注解

2、”中可用定义原理图中所有元件的标号。在左侧的“处理顺序”中可用设置元件顺序标号的方法，在右侧先点击“Reset All”对所有元件标号复位，在点击“更新更改列表”，最后点击“接收更改（创建ECO）”，在生成的新对话框中点击“执行更改”。7.在元件的“元件属性”中，注释为如“Res”（电阻）、“Res 0.1%”（精密电阻）、“Cap”（电容），设为“不可见”，在右侧的“Parameters”参数中增加“Value”，并在“值”中写入值的大小，将其设为“可见的”。8.在“报告”“Bill of materials”中可以生成报目清单，在左上角的“聚合的纵队”中加入“Value”使类型相同而值不同

3、的元件可以分组，加入的方法为将下方“全部纵队”中的“Value”拖入上方的“聚合的纵队”。9在绘制原理图时，有时不使用系统默认的模版，而是自己自定义一个模版。首先我们去除系统默认的模块，在原理图中点击鼠标右键，选择“选项”“文档选项”，出现“文档选项”窗口，如下图所示：在左边的“选项”卡中将“标题块”此项去除，点击“确定”，此时原理图中原来的模版就被移除了。在原理图中点击鼠标右键，选择“放置”“绘图工具”“线”，绘制新模块界面，效果如下图所示：在原理图中点击鼠标右键，选择“放置”“文本框”，将文本放置在适当的位置，在鼠标移动的时候按下“TAB”键可以修改文字、字体等等参数，效果如下： 最后我们

4、添加一张公司的logo, 在原理图中点击鼠标右键，选择“放置”“绘图工具”“图像”，将图片放置在适当的位置，效果如下：模板绘制好后，点击“文件”“保存为”，输入保存文件名“YX_LOG”，并在保存文件类型中选择原理图模板类型“Advanced Schematic Template （*.schdot）”，将模版保存。点击“DXP”“优先选项”，选择“Schematic-General”选项卡，在该选项卡中的右下角一栏“默认模版”中选择“YX_LOG”，点击“确定”保存为默认的模版，如下图所示：10PCB生成向导：点击原理图界面的右下角“System”“Files”，打开“Files”面板，点击

5、最下方的“从模板新建文件”中最下方的“PCB Board Wizard”。11PCB板四周常设置一个过孔，方便板子固定，它的位置可用更具四个顶点的坐标来确定，一般过孔的大小为4mm，中间通孔的大小为3mm，距离两边的最小距离为5mm。设置好大小和位置后将“锁定”栏选上，防止将其移位。12PCB初步生成后，可以使用“交叉探针”快速寻找到原理图或PCB中对应的元件。13.网络高亮显示：“Ctrl”+“鼠标左键”点击某一条网络，可以是这个网络呈现高亮，在右下角的“掩膜级别”中可以设置亮度反差。14.布局时，AGND的网络应尽量各自在一起，与GND分开，AVCC的网络也尽量在AGND网络范围中，以方便

6、覆铜；各个电源和地线都应尽量加粗。覆铜后可在GND覆铜区增加过孔以增加上下各层GND网络的连接。15滤波电容尽量靠近相应的元件；差分信号线尽量缩短，并且差分信号线之间的长度尽量相等；晶振线要粗，尽量靠近相应元件；16.过孔直径大小一般为30mil，通孔大小为15mil，在画图中，可以使用快捷键“PV”增加过孔，也可以在画某根线时，按住“Shift”+“Ctrl”不放，滑动鼠标滚轮自动添加过孔。17.对于一些需要对齐的元件或丝印，将他们选中，点击鼠标右键，选择“对齐”，在右侧出现的菜单中选择对其方式。18.布好线后需要对整个电路板各层进行覆铜，覆铜前需要设置一下电气规则，点击“设计”“规则”，弹

7、出PCB规则窗口，在左侧选择“Clearance”,在右下方的“最小清除”中设置距离为30mil，等到覆铜结束后在将间距修改回来。 选择PCB的表层或者底层，点击覆铜按钮，在弹出的窗口中设置覆铜方法，在“填充模式”中选择“Hatched（Tracks/Arcs）”,在网络选项中“连接到网络”选择需要覆铜的网络，如GND或者AGND，下面的一个下拉菜单选择中间的“Pour Over All Same Net Objects”,使覆铜的网格与相同网络的连线直接相连而非十字相连，最后选上“死铜移除”，点击确定。 覆铜结束后若需要修改一些覆铜的规则且不需要改变覆铜的面积时，可以先将规则改好，在删去覆铜

8、，按“Ctrl+Z”取消删除，还原的覆铜会自动按新规则生成。 19GND在覆铜后，可能会出现过孔是十字相连而非直接相连，如图： 十字相连 直接相连点击“设计”“规则”，弹出PCB规则窗口，在左侧选择“Plane”“Polygon Connection Style”,如下图所示：点击鼠标右键，选择“新规则”，在右侧选择“高级的（询问）”，点击“询问助手”，弹出“Query helper”窗口。如下图所示：在左下角的“Categories”窗口中选择“Object Type Checks” ，右下角的窗口中找到“IsVia”选项双击，此时在上方的“Query”窗口中会出现“IsViaALL”，点击

9、“确定”，返回规则设定界面。然后在“关联类型”下来菜单中选择“direct connect”。一般DXP软件会默认将新建的规则优先权大于原先的规则，如果不是，我们可以手工修改，使该过孔覆铜的规则优先于其它的覆铜规则，点击下方的“优先权”，出现“编辑规则优先权”窗口，如下图所示：选择“IsViaALL”项，点击下方的“增加优先权”，将IsViaALL”项的优先权设置为 1，默认为 2。20完成PCB后，使用“工具”“设计规则检查”，出现检测规则设置窗口，一般我们使用默认即可，点击“运行DRC” ，进行电气规则检查，弹出错误信息窗口，若有错误则会显示错误的信息。选中其中一条信息双击会自动跳转到PCB出错的地方，出错的地方软件会显示出绿色，如下图，对其点击鼠标右键，选择“冲突”“显示所以冲突”，弹出“违规详情”对话框，如下图在“违规规则”中，我们可以看到“Clearance Constraint（Gap=30mil）”的信息，这是因为我们在规则中设置了“Clearance”的“最小清除”为30mil，而该电阻的两个焊盘间距却小于30mil，我们在规则中将“Clearance”的“最小清除”改为10mil，在运行DRC检测发现该错误信息已经没有了。