大学毕业设计基于单片机和fpga的出租车计费系统.docx

1、大学毕业设计基于单片机和fpga的出租车计费系统Liaoning Normal University（ 届）本科生毕业论文(设计)题 目： 基于单片机和FPGA的出租车计费系统学 院： 辽宁师范大学专 业： 电子信息工程学 号： 学生姓名： 指导教师： 年 月摘要本系统电源电压为+16V，速度传感器具有汽车每运行1提供1000个脉冲信号的特性。显示器可以采用LED数码管。系统采用单片机和FPGA的结合进行系统的主体设计,测控FPGA芯片通过采集传感器脉冲信号WCLK进行里程计算，里程计费，利用外部脉冲信号SCLK产生标准时钟信号，以计算等待时间，等待费用，并产生里程标志(LCBZ)，等待标志(

2、DDBZ)，熄灯标志(XDBZ)等有关控制标志信号，同时根据单片机发出的开始信号（START），时段标志（SDBZ），传输数据选择（SEL）等控制信号将有关计算结果传送给FPGA芯片。单片机MCU除了完成键盘扫描，显示控制外，还通过P0口与FPGA进行数据交换，并向测控FPGA芯片发出有关控制信号。本设计方案利用单片机和FPGA的结合，发挥它们各自的长处，分工清晰，实际使用和操作符合大众逻辑，容易被人接受。而且，单片机丰富的I/O口和FPGA模块化的设计为系统功能的扩展提供了空间和便利。关键词：计费系统；单片机；FPGA芯片 AbstractThe system power supply vo

3、ltage of + 16V, speed sensor having a car every runs 1 provide a 1000 pulse signal characteristics. The display can be used LED digital tube. The system adopts the single chip and FPGA binding system of the main design, control FPGA chip through the acquisition sensor pulse signal WCLK to mileage, m

4、etered, using an external pulse signal SCLK produces a standard clock signal, to calculate the waiting time, waiting cost, and generate the mileage signs ( LCBZ ), wait for the signs (DDBZ ), mark ( lights out XDBZ ) and other related control signal, at the same time according to the MCU by a start

5、signal ( START ), time slot markers ( SDBZ ), transmission data selection ( SEL ) and other control signals to be transmitted to the calculation results of FPGA chip. Single chip MCU in addition to the completion of the keyboard scanning, display control, through the P0 and FPGA data exchange, and t

6、o control FPGA chip emits the control signal. The design makes use of SCM and FPGA combination, play to their respective strengths, a clear division of labor, the actual application and operation in line with the general logic, is easy to be accepted by people. Moreover, SCM rich I / O and FPGA modu

7、lar design for system expansion provides space and facilities.Key words：billing system；SCM；FPGA chip1绪论出租车是现代人类的重要交通工具，而出租车的计费系统的安全性和先进性是人们普遍关心的问题，要求计费器性能稳定，计费准确，以及预防司机作弊行为等等都关系到乘客的切身利益。因此，设计出符合人们普遍要求及放心的产品具有重要的意义。同时，设计该系统所应用的知识涉及范围广，通过设计可以牢固掌握所学理论知识，对电子信息工程专业的就业方向有初步认识，将理论与实际有机联系起来。应该是对以前所学知识的一次审核吧

8、！本设计主要介绍了出租车计费系统的设计思路和过程，并给出了所涉及的相关知识的详细介绍。EDA技术应用，单片机的功能及应用，传感器检测技术，VHDL编程语言及汇编语言程序，显示系统设计及按键控制，等等。第一部分为绪论,第二部分为方案论证，第三部分为系统设计，第四部分是硬件及软件实现，第五部分系统检测及分析，第六部分是结论，第七部分是附录,第八部分是参考文献，第九部分是致谢.目前，普遍的出租车计费器仅仅具有时钟，起步价，里程计费，等待计费及显示几个功能。其发展前景是可观的，将来的产品除具有这些功能外，另外还可增加如下功能：防作弊功能，IC卡付费：顾客能在制定点购买一定额度的“顾客IC卡”，乘车后可

9、用IC卡付帐，付帐是否成功有相应的提示。车主可定期将总营业额写入“车主IC卡”中，并据此IC卡向所属公司领取报酬。车票资料打印：顾客付费后可打印发票，打印内容包括车主信息和车费信息等。可打印车主总营业额信息。语音播报：当乘客上车时，可自动问候乘客，当到达目的地，自动播报乘车费用并礼貌再见，表达希望下次乘坐的意思。增加的这些功能将会更好地为乘客服务。本系统设计也可应用于其他计费系统中，如电脑计费系统等等，其应用技术也有相当范围的应用面，如显示和播报部分也可应用于智能饭卡智能电动车机器人等电子相关产品中。可见掌握了该系统的设计和分析可实现对电子专业知识的具体应用，增强理论联系实际的能力。除此以外，

10、所涉及的知识面也联系到现实生活中很多相关电子产品，也将对其他电子产品有一定理论基础。 2系统设计2.1 系统组成其中系统电源电压为+16V。速度传感器不需要进行设计，假设它具有汽车每运行1提供1000个脉冲信号的特性。显示器采用LED数码管。具体功能要求如图2-1：图2-1系统方框图2.1.1 计费及显示里程，即汽车行程里程，用四位数字显示，显示方式为“XXX.X”，单位为，精确到0.1。 单价，即里程单价，用三位数字显示，显示方式为“X.XX”，单价为元/，根据每天不同的时间段有两种情况：当时间段为06：0023：00时单价为1.4元/，其他时间段内单价为1.80元/。 等候时间，用四位数字

11、显示分钟和秒，显示方式为“XX：XX”，等候的定义是：当汽车行驶速度小于或等于12/h时为“等候”。在等候时间大于1小时的情况下，可以不显示等候时间，但必须对等候时间进行统计计算。等候单价，等候单价有两种情况：在等候时间小于1小时的情况下，等候单价为1元每5分钟；在等候时间大于1小时的情况下，等候单价为20元每小时。 费用的计算，出租车的起价为5.00元，当里程小于2时，按起价计算费用；当里程大于2时按下式计算费用：费用=里程*里程单价+等候时间*等候单价。费用的显示，用五位数字显示，显示方式为“XXX.XX”，单价为元。2.1.2 时钟及显示 当出租车在通常运行状态下，应能显示当前的时间，在

12、汽车熄火的情况下，时钟必须正常运行，但是可以不显示时钟. 2.1.3 计费开始提示 当出租车载上乘客并起步后，将空车指示牌扳倒时，空车指示牌里的指示灯熄灭，并有语音或灯光提示信号，如图2-2：图2-2 总体原理框图2.2 功能模块设计根据系统的设计要求，将整个测控FPGA系统CZJFXT分为七个模块，它们分别是：分频器模块FPQ，等待判别模块DDPB，里程计算模块LCJS，里程计费模块LCJF，等待计时模块DDJS，等待计费模块DDJF，输出数据选择模块SCXZ。分频器模块FPQ：将外部时钟信号SCLK（设计时假设为1024HZ）经过适当分频后，产生1HZ的系统工作用基准时钟信号CLK1HZ，

13、供给系统中的有关模块计时用。等待判别模块DDPB：根据速度传感器脉冲信号WCLK和分频器产生的基准时钟信号CLK1HZ，计算单位时间里WCLK的脉冲个数（每产生1000个脉冲信号，即每米产生1个脉冲信号），亦即出租车行驶速度，从而判别出租车是否处于等待状态，发出等待标志信号DDBZ。当速度大于12/H，即速度大于200M/MIN时，出租车处于运行状态，这时等待标志DDBZ=0；当速度小于等于12/H，即速度小于等于200M/MIN时，出租车处于等待状态，这时等待标志DDBZ=1。该模块的VHDL程序设计可分为三个进程：60S周期性跳变信号产生进程，每分钟行驶距离计算进程，等待标志判别进程。等待

14、标志判别进程就是比较每分钟WCLK脉冲个数与等待状态WCLK脉冲临界个数200的大小，从而确定DDBZ的赋值。里程计算模块LCJS：根据速度传感器脉冲信号WCLK和等待标志DDBZ，对出租车行驶的里程数XSLC进行计算，同时发出里程标志信号LCBZ和里程计费标志信号JFBZ。如果LCBZ=1，说明行驶距离超过2，里程计费启动；如果LCBZ=0，说明没超过2，按起价计费，每行驶1应计费1次，并且计费的启动信号应是某一时刻，因此每行驶1，计费标志信号JFBZ应跳变1次。该模块的VHDL程序设计可分为两个进程：里程计算及标志产生进程，产生计费信号进程。产生计费信号进程就是每行驶10百米（即1）JFB

15、Z由低电平0变为1，经过一个系统时钟周期后JFBZ又回复到低电平0，里程计费模块LCJF就是在JFBZ脉冲信号的上升沿到来时进行计费的加法操作。里程计费模块LCJF：在计费标志信号JFBZ，等待标志信号DDBZ，里程标志信号LCBZ和时段标志信号SDBZ等信号的控制下，计算行驶里程超过2以上里程的费用LCFY。该模块的VHDL程序是通过由多个条件控制的加法进程来完成里程计费的，里程计费的条件是在DDBZ=0，并且在JFBZ的上升沿根据SDBZ分别进行加法计费操作。当SDBZ=1时，表示在06：0023：00时段，其单价SD1为1.4元/；当SDBZ=0时，表示其他时段，其单价SD2为1.8元/

16、。如果LCBZ=1，说明行驶距离超过2，里程计费启动；如果LCBZ=0，说明没超过2，按起价计费。等待计时模块DDJS：在等待标志信号DDBZ和基准时钟信号CLK1HZ的控制下，进行等待时间DDSJ的计算，其中DDSJ的低8位表示等待时间的秒数，DDSJ的高8位表示等待时间的分钟数，同时根据等待时间的长短发出一个熄灯标志信号XDBZ。当等待时间小于等于1小时，XDBZ=0，等待时间显示灯亮；当等待时间大于1小时，XDBZ=1，等待时间显示不亮。该模块的VHDL程序是通过一个多层嵌套的加法进程来完成等待计时的。等待计费模块DDJF：在等待标志信号DDBZ和熄灯标志信号XDBZ控制下，进行等待费用DDFY的计费操作。该模块的VHDL程序包括两个进程：60S周期性跳变信号产生进