多功能手持数字示波表Word.docx

1、多功能手持数字示波表Word软件设计1 .软件流程图Verilog HDL和C语言程序相结合的软件流程图见图2。图2 软件流程图2 . 软件设计部分程序源码频率计（Verilog HDL程序） 本程序主要用于测量出输入信号的频率。采用等精度测量的方法，在整个测量范围内误差相同。可以自动切换量程，指示数据小数点的位置和频率单位。当输入信号频率过低时还能发出相应的指示信号，通知CPU做出相应控制。通过适度的采样控制减小了测量误差。module frequency(clk,ret,Fx_clr,Fxin,Fout,LF,spoint,flag_MK); input wire clk,ret; inp

2、ut wire Fxin; /待测频率输入端口input wire Fx_clr; /CPU的控制信号，控制频率计清零output reg 15:0Fout; /测得的频率值output reg LF; /低频标志，高电平是表示为低频output reg 1:0spoint; /指示小数点的位置output reg 1:0flag_MK; /频率单位：M 标志 K 标志 wire Fx_cph;reg 7:0cp_ch;reg Fend; /测频结束标志reg Fsst; /控制本地标频开始计数的标志 0：开始计数 reg 39:0Ns; /对本地标频的计数reg 23:0LFCH; /低频检

3、测计数器，对底频率和直流做出警报和指示reg 15:0Nx,Nx1; /对待测频率的计数,Nx1检测低频被测信号的暂存器reg s0,s1,s2,s3,s4,s5,s6,s7,s8,sx1000;always(posedge clk or negedge ret)if(!ret) begin sx1000=1b0; s0=1b0; s1=1b0; s2=1b0; s3=1b0; s4=1b0; s5=1b0; s6=1b0; s7=1b0; s8=1b0; endelse begin sx1000=1000); s0=(Ns=40d100_0); s1=(Ns=40d100_00); s2=(

4、Ns=40d100_000); s3=(Ns=40d100_000_0); s4=(Ns=40d100_000_00); s5=(Ns=40d100_000_000); s6=(Ns=40d100_000_000_0); s7=(Ns=40d100_000_000_00); s8=40d100_000_000_000); endalways(posedge clk or negedge ret)if(!ret) begin Fend=1b0; flag_MK=2b00; spoint=2b00; Fout=16h0000; endelse begin if(Fend) Fend=1b0; if

5、(Fx_clr) Fend=1b1; if(sx1000) case(s0,s1,s2,s3,s4,s5,s6,s7,s8) /-F-sp-MK 9b10_0000_000:Fout,Fend,spoint,flag_MK=Nx,5b1_01_10; 9b01_0000_000:Fout,Fend,spoint,flag_MK=Nx,5b1_10_10; 9b00_1000_000:Fout,Fend,spoint,flag_MK=Nx,5b1_11_10; 9b00_0100_000:Fout,Fend,spoint,flag_MK=Nx,5b1_01_01; 9b00_0010_000:F

6、out,Fend,spoint,flag_MK=Nx,5b1_10_01; 9b00_0001_000:Fout,Fend,spoint,flag_MK=Nx,5b1_11_01; 9b00_0000_100:Fout,Fend,spoint,flag_MK=Nx,5b1_01_00; 9b00_0000_010:Fout,Fend,spoint,flag_MK=Nx,5b1_10_00; 9b00_0000_001:Fout,Fend,spoint,flag_MK=Nx,5b1_11_00; endcase end always(posedge clk or posedge Fend)if(

7、Fend) begin LFCH=24h000000; LF=1b0; endelse begin LFCH=LFCH+1b1; if(LFCH=24d100_000_00) begin LF=(Nx1=Nx); LFCH=24h000000; end if(LFCH=24d0) Nx1=Nx; end always(posedge clk or negedge ret)if(!ret) Fsst=1b0;else if(Fx_cph) Fsst=!Fend; /边沿对齐always(posedge clk or posedge Fend)if(Fend) Ns=40h0000000000;e

8、lse if(Fsst) Ns=Ns+1b1;assign Fx_cph=(cp_ch=8b11110000); always(posedge clk or posedge Fend)if(Fend) cp_ch=2b00;else cp_ch=cp_ch7:0,Fxin; always(posedge clk or posedge Fend) if(Fend) Nx=16h0000; else if(Fx_cph) Nx=Nx+1b1; endmodule6.3.2 LCD控制器（Verilog HDL程序） 主要用于转换控制液晶的协议，加快CPU的写入和控制，可以做到两时钟并行周期访问。内

9、部有的PWM模块用于控制液晶的显示亮度，CPU只需要向相应的寄存器写入亮度控制数就能控制液晶的亮度。 module TFT_LCD_IP( / Clcok Input时钟和复位 input csi_clk, input csi_reset_n, / Avalon-MM Slave 总线的连接 input avs_chipselect, input 8:0 avs_address, /RS,A2,A1,A0 / 3-2-1-0 位 input avs_write, input 31:0 avs_writedata, input avs_read, output 31:0 avs_readdata

10、, / ip_TFT 液晶的接口 output 15:0coe_lcd_data, output coe_lcd_cs, output coe_lcd_rs, output coe_lcd_wr, output reg coe_lcd_pwm, output reg coe_lcd_res, input coe_touch_int, input coe_touch_dout, output reg coe_touch_din, output reg coe_touch_busy, output reg coe_touch_dclk, output reg coe_touch_cs);reg d

11、iv_se;reg 19:0 div_buf; /PWM的前置分频寄存器reg 2:0 count; /脉频计数器reg 2:0 pwm_buf; /占空比（07）reg 31:0 read_data;/总线从外界读取的数据寄存器wire check; /中间检测信号 wire all_cs;assign all_cs=(avs_address7:0=8h00);/ write to ip_TFT form NiosII cpuassign check=avs_write & all_cs;assign coe_lcd_wr=check? 1b1:1b0;assign coe_lcd_cs=(

12、avs_chipselect & all_cs)? 1b0:1b1;assign coe_lcd_rs=avs_address8;assign coe_lcd_data=(avs_chipselect & all_cs)? avs_writedata15:0:16hzzzz; /使用一个时钟读取时，触摸板能读出正常数据，但是出现闪屏assign avs_readdata=read_data;always(negedge csi_clk or negedge csi_reset_n) begin if (!csi_reset_n) begin pwm_buf=3b111; coe_lcd_res

13、=1b1; coe_touch_din=1b1; coe_touch_busy=1b1; coe_touch_dclk=1b1; coe_touch_cs=1b1; end else if(avs_chipselect & (!all_cs) begin case (avs_address7:0) 8b0000_0001:pwm_buf=avs_writedata2:0; 8b0000_0010:coe_lcd_res=avs_writedata0; 8b0000_0100:coe_touch_din = avs_writedata0; 8b0000_1000:coe_touch_busy =

14、 avs_writedata0; 8b0001_0000:coe_touch_dclk = avs_writedata0; 8b0010_0000:coe_touch_cs = avs_writedata0; 8b0100_0000: read_data0= coe_touch_int; 8b1000_0000: read_data0= coe_touch_dout; endcase endendalways(posedge csi_clk or negedge csi_reset_n)begin if (!csi_reset_n) begin div_buf=20h00000; div_se=1b0; end else if(div_buf=20d100000) begin div_buf=20h00