ImageVerifierCode 换一换
格式:DOCX , 页数:10 ,大小:344.08KB ,
资源ID:14667104      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/14667104.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(注电考试最新版教材第33讲 第十九章基本逻辑电路一Word文件下载.docx)为本站会员(b****2)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

注电考试最新版教材第33讲 第十九章基本逻辑电路一Word文件下载.docx

1、常用的编码器有二进制编码器、二十进制编码器、优先编码器等。下面以4线2线编码器为例,说明其工作原理。4线2线编码器有4个输入,2个输出,输入信号为I0、I1、I2、I3,它们的有效编码电平为高电平,输出Y1 Y0为二进制编码。即当I0、I1、I2、I3分别为1时,Y1Y0对应输出为00、01、10、11。根据以上逻辑要求,列功能表如表所示。表:4线2线编码器功能表输 入输 出I0I1I2I3Y1Y01由功能表可得逻辑表达式为根据上式可画出4线2线编码器的逻辑图。19.1.2二进制编码器二进制编码器是由n位二进制数表示2n个信号的编码电路19.1.3二 - 十进制编码器概念:二 十进制编码器:实

2、现用4位二进制数代码对1位十进制数码进行编码的电路。亦即将09十个十进制数转换为二进制代码的电路。简称BCD编码器。举例:8421BCD码编码器输入10个互斥的数码,输出4位二进制代码真值表:真值表输入IY3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1逻辑图:19.1.4 优先编码器优先编码器:在多个信息同时输入时,只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号

3、排斥级别低的,即具有单方面排斥的特性。优先级别:编码者规定。10线4线优先编码器(8421 BCD码优先编码器)真值表(设优先级别从I9至I0递降):集成10线-4线优先编码器输入端和输出端都是低电平有效,其逻辑符号如下:表中的输入和输出都是原码,“0”表示无输入,“1”表示有输入,“”表示无关输入19.2 译码器19.2.1 基本译码器译码是编码的反过程,是将给定的二进制代码翻译成编码时赋予的原意,完成这种功能的电路称为译码器。译码器是多输入、多输入出的组合逻辑电路。2线4线译码器设A0、A1为译码电路的输入变量,输出信号分别为,它们的有效电平为低电平。当输入代码分别为00、01、10、11

4、时,分别输出低电平。另外,设置一个使能输入端,且当=0时,允许译码器工作,否则译码器被禁止。于是,可列出译码器的功能表如表所示。2线4线译码器功能表由功能表可写出各输出端的逻辑表达式为 19.2.2二进制译码器二进制译码器将输入的个二进制代码翻译成个信号输出,又称为变量译码器。3位二进制译码器代码输入的是3位二进制代码A2A1A0,输出是8个译码信号Y0Y7,真值表如表所示,逻辑表达式为: 表 3位二进制译码器的真值表逻辑图如图所示。集成二进制译码器和门电路配合可实现逻辑函数,其方法是:首先将函数值为1时输入变量的各种取值组合表示成与或表达式,其中每个与项必须包含函数的全部变量,每个变量都以原

5、变量或反变量的形式出现且仅出现一次,由于集成二进制译码器大多输出为低电平有效,所以还需将与或表达式转换为与非表达式,最后按照与非表达式在二进制译码器后面接上相应的与非门即可。图3位二进制译码器19.2.3二-十进制译码器把二-十进制代码翻译成10个十进制数字信号的电路称为二-十进制译码器,其输入是十进制数的4位二进制编码A3A0,输出的是与10个十进制数字相对应的10个信号Y9Y0。8421 码译码器的真值表如表所示,逻辑表达式分别为:表 8421码译码器的真值表图8421码译码器的逻辑图(2)显示译码器7段LED数码显示器是将要显示的十进制数码分成7段,每段为一个发光二极管,利用不同发光段的

6、组合来显示不同的数字,有共阴极和共阳极两种接法,如图所示。发光二极管ag用于显示十进制的10个数字09,h用于显示小数点。对于共阴极的显示器,某一段接高电平时发光;对于共阳极的显示器,某一段接低电平时发光。使用时每个二极管要串联一个约100的限流电阻。驱动共阴极的7段发光二极管的二-十进制译码器,设4个输入A3A0采用8421码,真值表如表所示。19.3 二进制加法器一、半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或:只考虑两个一位二进制数的相加,而不考虑来自低位进位数的运算电路,称为半加器。1、半加器真值表2、输出逻辑函数3、逻辑图和逻辑符号二、全加器能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数相加,求得和及进位的逻辑电路称为全加器。不仅考虑两个一位二进制数相加,而且还考虑来自低位进位数相加的运算电路,称为全加器。1、真值表Ai、Bi:加数, Ci-1:低位来的进位,Si:本位的和, Ci:向高位的进位。3、全加器的逻辑图和逻辑符号表达式:4、用与或非门实现19.3.4数据选择器和数据分配器数据选择器从多路输入信号中选择其中一路进行输出的电路称为数据选择器。在地址信号控制下,从多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器数据选择器又叫多路选择器,简称MUX。

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1