ImageVerifierCode 换一换
格式:DOCX , 页数:20 ,大小:418.27KB ,
资源ID:14474751      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/14474751.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(集成电路课程设计四位加法器 实验报告分解.docx)为本站会员(b****2)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

集成电路课程设计四位加法器 实验报告分解.docx

1、集成电路课程设计 四位加法器 实验报告分解实验报告Tanner Pro 集成电路设计与布局姓名: * 学号: * 班级: * 专业:* 学院:* 日期: 2012.05.28 1.使用S-Edit 设计简单逻辑电路1.1反相器1.1.1电路及符号1.1.2反相器直流分析:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source vin 0 5.0 0.02 *Vin 为0到5v 以0.02v增加 .print dc v(OUT) * 观察输出vin IN Gnd 1.0vvdd Vdd

2、Gnd 5.01.1.3在W-Edit 中观看模拟结果如下:1.2 与非门:1.2.1 电路及符号1.2.2 与非门直流分析.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source va 0 5.0 0.1* SPICE netlist written by S-Edit Win32 7.03* Written on Jan 3, 2004 at 01:02:58.dc lin source va 0 5.0 0.1 sweep lin param vb 0 5.0 1 %模拟输入电压

3、va 从0V 变动到5V 时(以0.1V 线性增加),vb 从0V 变动5V 时(以1V 线性增加).print dc v(OUT) %观察输出va A Gnd 5.0vb B Gnd 1.0vvdd Vdd Gnd 5.01.2.3在W-Edit 中观看模拟结果如下:1.3.三输入与非门:1.3.1电路及符号: 1.3.2三输入与非门直流分析:Main circuit: nand3M1 out ina N2 Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M2 N2 inb N1 Gnd NMOS L=2u W=4u AD=66p PD=24u

4、AS=66p PS=24u M3 N1 inc Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M4 out ina Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM5 out inb Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM6 out inc Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uvb inb gnd 1.0va ina gnd 1.0vc inc gnd 1.0

5、vvdd vdd gnd 5.0* End of main circuit: nand3.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1 sweep lin source vc 0 5.0 1.print dc v(out)1.3.3在W-Edit 中观看模拟结果如下:1.4.三输入或非门:1.4.1电路及符号1.3.2三输入或非门直流分析:* Main circuit: nnor3M1 out inb Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M2 out ina Gnd

6、 Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M3 out inc Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M4 out inb N3 Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM5 N3 ina N7 Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM6 N7 inc Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uvb inb gnd

7、1.0va ina gnd 1.0vc inc gnd 1.0vvdd vdd gnd 5.0* End of main circuit: nnor3.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1 sweep lin source vc 0 5.0 1.print dc v(out)1.4.3在W-Edit 中观看模拟结果如下:1.5 一位全加器:1.5.1电路及符号1.5.2一位全加器直流分析:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md

8、* SPICE netlist written by S-Edit Win32 7.03.param 1=0.5uvvdd vdd gnd 5.0va a gnd PULSE (0 5 50n 5n 5n 50n 100n)vb b gnd BIT (0011 lt=50n ht=50n on=5 rt=5n ft=5n)vci ci gnd PWL (0ns 0v 200ns 0v 205ns 5v 400ns 5v).tran/op 1n 400n method=bdf.print tran v(a) v(b) v(ci) v(s) v(co)1.5.3在W-Edit 中观看模拟结果如下:

9、1.6四位全加器:1.6.1电路及符号1.6.2四位全加器直流分析:.include C:Documents and SettingsAdministrator.LENOVO-9011394C桌面09045401集成电路综合设计e005_tannertannerTSpice70modelsml2_125.md.param l=0.5uvvdd Vdd GND 5.0.vector A A3 A2 A1 A0.vector B B3 B2 B1 B0va A GND BUS (0011 1110 1100 1010 lt=50n ht=50n on=5 off=0 rt=5n ft=5n) vb

10、 B GND BUS (1101 0111 1010 0101 lt=50n ht=50n on=5 off=0 rt=5n ft=5n).tran/op 1n 200n method=bdf.print tran v(Cout) v(S3) v(S2) v(S1) v(S0)1.6.3在W-Edit 中观看模拟结果如下:2.使用 L-Edit 画布局图2.1 PMOS版图:2.2 NMOS版图:2.3输入端口的绘制PortA:以上PMOS、NMOS、节点、端口在画反相器版图时需调用,本次实验中调用初始遇到问题,用copy 不能把他们复制进去调用,需要用instance :2.4 PMOS N

11、MOS基板节点组件PMOS 基板节点组件 NMOS 基板节点组件2.5反相器版图2.6 4位全加器的版图2.7 T-Spice 模拟:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.mdM1 OUT A GND PMOS L=2u W=5uM2 OUT A GND PMOS L=2u W=5uvvdd Vdd GND 5va A GND PULSE (0 5 0 5n 50n 100n).tran/op 1n 400n method=bdf.print tran v(A) v(OUT)*Total Nodes:

12、4*total Elements:23. DRC报告文件DRC by Tanner Researchs L-Edit Version 9.00File: D:集成电路综合设计e005_tannertannerLEdit90add4EX14.tdbCell: LightsDate: Sun May 27 22:30:13 2012Bin Size = 100.0000 locator units0 errors.0 warnings.Select layer generation elapsed time: 00:00:00 (0.00%).Merge/Boolean layer generat

13、ion elapsed time: 00:00:04 (57.14%).DRC rule checking elapsed time: 00:00:03 (42.86%).Total DRC elapsed time: 00:00:07.4使用LVS 对比反相器:生成的inv.spc文件:LVS对比:但是对比出错:反相器LVS始终对比不出,错误如上,但修改多次终于成功。5.实验总结:通过本学期的集成电路课程设计的学习,我基本上了解了e005_tanner软件的使用方法。在这个学期里,我使用了S-Edit、T-Spice、L-Edit 三个软件。分别用来画电路原理图,仿真波形以及画布局图。在这个实验中,S-Edit最好学,只需要按照原理图放置元件即可,T-Spice次之,在仿真时,很容易出错,需要一步步设置。最难的就是L-Edit,每做一步都需要设计规则检验,找出错误,修改完之后才能进行下一步的工作,该过程需要细心和耐性。在L-Edit设计nmos和pmos 时经常犯错误,找不出原因,每每都需要请教老师和同学。设计反向器时,调用nmos和pmos,该过程在前两个步骤之后,操作起来比较容易了。通过设计一位加法器,然后调用一位加法器来完成4位加法器的设计,该思路很好。在平时电路设计当中,思路很重要,教会我们解题的技巧。

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1