周边电路设计0719Word下载.docx

1、1.2.3ESD设计 91.2.4Test keys 101.3PAD 设计 101.3.1Cell Test Pad 设计基准 101.3.2FPC Pad设计基准 101.3.3COG Pad 设计基准 111.3.4Via and ITO 设计基准 11第一章 周边电路区设计1.1GOA 设计1.1.1GOA 驱动原理简介（1）. GOA（gate on array） technology：利用薄膜晶体管工艺将栅极驱动电路集成 在 Array glass 上的技术。（2）. GOA 的优势：a）成本降低: 省掉了 Gate IC，主要适用大尺寸；b）Module工艺产量 &良率提升 :

2、无 Gate IC bonding；c）实现窄边框: Mobile 高分辨率产品适用。（3）. 关键技术： shift register1.1.2GOA 框架结构和驱动时序详解：GOA 电路的功能是在一帧时间内，顺序对各行 gate 线输出高电平方波，将这 些 gate线对应的像素 TFT 逐行开启，以便 data 线对像素区内所有子像素完成一次 充电刷新。图 1-1 GOA 电路框架图及时序图一般的 GOA 设计，在栅极线的两端均会排布 GOA 电路，以便 Panel 可以有 对称的宽度，方便设计和工艺流程，也更满足终端产品对 FPD 产品的要求。对小尺寸 FPD 产品，由于栅极线的负载较小

3、，一般可采用 GOA 交叉驱动， 即一边 GOA 驱动奇数行栅极线， 另一边 GOA 驱动偶数行栅极线， 左右互不干扰， 在时间上交错，达到顺序开启栅极线的效果，称为单边驱动，这样可以节省边框 宽度和功耗。对中大尺寸 FPD 产品，由于栅极线的负载较大，为了正常开启栅极线， GOA 多采用双边驱动，即对于一行栅极线，左右两边均会有一个 GOA 单元对其进行充 电，在此种情况下，左右 GOA 电路设计完全对称，称为双边驱动。如图 1-1是一个 GOA 框架图和时序图（仅画出了左半部，假设本例为双边驱 动） ,下面以本 GOA 电路为例子，说明 GOA 的工作时序原理。（1） GOA 电路的输入信

4、号：a） 时钟信号：一组或多组，每组包含互补的 CLK 和 CLKB 信号，每组时钟 信号对应一组 GOA 单元，本例中有 2 组 GOA 信号， CLK1&CLK3 互补，对应奇 数组 GOA 单元， CLK2&CLK4 互补 ,对应偶数组 GOA 单元，如右边时序图所示。b） 恒压信号：高电平 VGH ，低电平 VGL ，一般需要一个 VGH，一个 VGL ， 根据 GOA 单元内电路结构的不同， 也可能不需要或者需要多个 VGH 或 VGL 信号 （由于每个 GOA 单元所需的恒压信号类型和连接方式都是相同的， 所以图中未画 出）。c） 开启信号：每组 GOA 单元的第一个 GOA 单元

5、所需的输入信号 STV ，根 据 GOA 电路结构的不同，需要一个或多个 STV 信号，本例中 2 组 GOA 单元，只 需要一组 STV 信号。（2） GOA 电路的输出信号： 顺序对各栅极线输出方波脉冲（移位寄存器功能） ，如图 1-x 中的 G1G6 等。（3） GOA 单元（GOA unit 1 6等）介绍：a） GOA 单元的开启条件：一个 GOA 单元所连接的 CLK 信号，会周期性的出现高电平方波，在 CLK 出 现高电平方波时，在满足以下两个条件时，该 GOA 单元会输出高电平方波，开启 栅极线所连接的像素 TFT：i.在该高电平方波前，该行 GOA 收到了 INPUT 信号输

6、入的开启信号，对每 组 GOA 的第一个 GOA 单元（本例中的 GOA unit 1 & 2 ），INPUT 信号为控制单元 提供的 STV 信号，对其余 GOA 单元， INPUT 信号由本组 GOA 内上一个 GOA 单 元的 output提供，如图中所示的“ Input to next”。ii.在该高电平方波前， 该行 GOA 未收到 RESET 信号输入的关闭信号， 对每 组 GOA 的最后一个 GOA 单元（本例中未画出），RESET信号由本组 GOA 内下一 个 GOA 单元的 output 提供，如图中所示的“ Reset to previous”，特别地，对每组 GOA 的最

7、后一个 GOA 单元，由于已经是最后一个 GOA 单元，所以需要增加额外 3的电路设计，来对其提供 RESET 信号。b）每个 GOA 单元的输出：i. 如满足以上 2 个条件，则该 GOA 输出高电平方波，开启其连接栅极线上 方的像素 TFT 。ii. 其输出还将作为 RESET信号连接至本组 GOA 内上一个 GOA 单元，用于 关闭上一个 GOA 单元的输出（第一个 GOA 单元无需输出 RESET 信号）。iii.其输出还将作为 INPUT 信号连接至本组 GOA 内下一个 GOA 单元，用于本行 GOA 对应开启时间结束后， 开启下一个 GOA 单元（最后一个 GOA 单元无需输出

8、INPUT 信号）。（4）时序说明：a） 结合以上对各单元和信号的解释，说明 GOA 的整体工作时序： 一帧开始后，控制单元对 GOA 电路输入所需的 STV 信号和 CLK 信号，各组 GOA 的第一 GOA 单元接收到 STV 信号，在各自对应的 CLK 高电平时，输出高 电平方波，如时序图的 G1&G2 ，该输出不仅用于其对应栅极线的开启，也作为 INPUT 信号作用于下一个 GOA 单元。从各组 GOA 的第二个 GOA 单元开始，后续 GOA 单元接收到其前一个 GOA 单元提供的 INPUT 信号，在各自对应的 CLK 高电平时，输出高电平方波，该输 出不仅用于其对应栅极线的开启，

9、也作为 INPUT 信号作用于下一个 GOA 单元， 还作为 RESET信号作用于上一个 GOA 单元。如此直至最后一个 GOA 输出结束为 止（如上所述，最后一个 GOA 无需输出 INPUT ）。每个 GOA 单元会在本行开始输出时，关闭同组内上一行 GOA 的输出，其下 一行 GOA ，也将在本行输出结束之后开始输出并关闭本行输出， 如此，各组 GOA 即可实现顺序输出，实现了 shift register 的功能。如时序图中 G1-G3-G5 顺序无交 叠的输出， G2-G4-G6 顺序无交叠的输出。b） 使用多组 GOA 单元的方法：由时序图可看出， 第二组 CLK（CLK2&CLK

10、4） ，相对于第一组 CLK（CLK1&CLK3） 延后半个方波宽度， 由此导致其输出也相对延后半个宽度， 由此出现了各组 output 之间的交叠，为了保证正常的像素充电，具体方法是：i. 设置 STV 时间和 CLK 方波宽度为实际每行栅极线开启时间的 2 倍（图 中 H 表示每行栅极线分配的实际开启时间） 。ii. 每次只在栅极线开启的后一半时间进行像素充电，如图中各输出波形上灰 色方框所占据区域。c）使用多组 GOA 单元的原因：i. 降低功耗ii. 提高驱动能力不利影响是会增加边框宽度和引入信号线数目，设计时需权衡（5）单边驱动的 GOA图 1-2 单边驱动的 GOA 电路框架图及时

11、序图图 1-2 为 4CLK 的单边驱动 GOA 的框架图和时序图，与双边前述双边驱动 4CLK 原理相似，读者可自行分析。1.1.3GOA 单元电路结构详解： 上一节详细说明了 GOA 整体电路的框架图和工作时序，下面介绍具体 GOA 单元内的电路组成，说明其如何实现上一节所介绍的时序功能。（1）4T1C 结构 GOA 介绍图 1-3 4T1C GOA 电路及时序图4T1C 是最基本的 a-Si GOA 单元电路，由于存在噪声严重等问题，现在已经 不采用，下面结合图 1-3电路及时序图说明 4T1C GOA 单元电路工作原理。Step ：没有 Input 信号输入 GOA 单元，虽然 CLK

12、 电压会出现高电平，但 是由于 PU点保持低电压， TFT T1 处于关闭状态， GOA 无输出。Step ： Input 信号（一般 GOA 单元的 Input 为 OutputN-1 ，第一行 GOA 单元的 Input为STV）通过 T4输入，使PU点变为高电平， M3 开启，但此时 CLK 处于低电平，所以 GOA 仍然无输出。Step ：CLK 变为高电平，由于 PU点已经为高电平，所以 T1开启，且 Output 会输出高电平，由于电容 C1，以及 T1 自身的寄生电容的存在，随着 Output 电位 的抬高， PU点电位会进一步抬高，从而 T1 开启更大，进一步提高 T1 充电能

13、力， 保证像素充电。Step ：CLK 变为低电平， RESET变为高电平， PD点抬高，从而 T2 与 T3 开启， PU点和 Output被VGL 拉低为低电平，输出关闭。Step ：回到 step状态，一直保持无输出，直到下一帧扫描。（2） 12T1C 结构 GOA 介绍12T1C GOA 电路结构为 BOE 申请专利的 GOA 电路结构， 目前项目中常用的 GOA 电路均采用这种结构， 或者由这种结构演化而来， 下面结合图 1-1-4-4 详细介 绍该电路的工作原理。没有 Input 信号输入 GOA 单元，虽然 CLK 电压会出现高电平，但 是由于 PU点保持低电压， TFT M1

14、处于关闭状态， GOA无输出。 Input信号（一般 GOA单元的 Input 为OutputN-1 ，第一行 GOA 单元 的Input为STV）通过 M1 输入，使PU点变为高电平 ,M3 开启，但此时 CLK 处于 低电平，所以 GOA 仍然无输出。CLK 变为高电平，由于 PU点已经为高电平，所以M3 开启，且Output 会输出高电平，由于电容 C1，以及 M3 自身的寄生电容的存在，随着 Output 电位 的抬高， PU点电位会进一步抬高， 从而 M3开启更大，进一步提高 M3充电能力， 保证像素充电。 PU点为高电平时， M6，M8 开启，所以 PD点被保持低电平。CLK 变为

15、低电平，RESET变为高电平，M2，M4开启，PU点和 Output 被拉低，输出关闭， PU拉低后， M6，M8 关闭，PD点被 CLKB 通过 M5，M9 充 电为高电平。且 PD 点会在 CLKB 为高电平时保持抬高， 从而通过 M10 和M11对 PU和OUTPUT 放电，降低 噪声。图 1-4 12T1C GOA 电路及时序图1.1.4GOA 设计流程：（1）TFT 模型参数提取根据 TFT-LCD 产线的样品 TFT I-V 特性测试数据和 TFT 阈值电压漂移测试数 据，通过参数提取软件提取仿真模拟所必要的 TFT 模型参数和阈值电压漂移模型 参数，考虑工艺波动、设备状况等对 TFT 特性的影响，