时序逻辑电路文档格式.docx

1、（3）特点 从结构上看：第一，包含组合电路和存储电路两部分。由于它要记忆以前的输入和输出信号，所以存储电路必不可少。第二，组合电路至少由一个输出反馈到存储电路的输入端，存储电路的输出至少有一个作为组合电路的输入，与其它输入信号共同决定时序电路的输出。 从功能上看：由于时序电路中含有存储电路，具有记忆功能，因此电路在任一时刻的稳定输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。2时序电路逻辑功能的表示方法常用的表示方法有：逻辑方程式、状态表、状态图、时序图 12.1.2 时序逻辑电路的种类可分为同步时序电路和异步时序电路 1）逻辑方程式：表示时序电路各组成部分之间关系的代数表达式。包括时

2、钟方程、驱动方程、输出方程、状态方程。时钟方程：触发器的时钟信号表达式，反映各触发器CP脉冲的逻辑关系。驱动方程：各触发器输入端的逻辑表达式。它反映了触发器输入端变量与时序电路的输入信号和电路状态之间的关系。一般有n个触发器就有n个驱动方程。输出方程：时序电路的输出逻辑表达式，反映了时序电路的输出端变量与输入信号和电路状态之间的逻辑关系。它通常为现态的函数。状态方程：将驱动方程代入相应触发器的特征方程中即可求得状态方程。它反映时序电路的次态与输入信号和现态之间的逻辑关系。因此状态方程又称次态方程。 （2）状态表：它是反映时序电路输出Y、次态Qn+1和输入信号X、现态Qn之间对应取值关系的表格。

3、将电路输入信号和触发器现态的所有取值组合代入相应的状态方程和输出方程中进行计算，求出次态和输出，列表即可。 （3）状态图:是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形。它以图形的方式表示时序电路状态的转换规律，是电路由现态转换到次态的示意图。 （4）时序图：即工作波形图。它反映输入信号、电路状态和输出信号等的取值在时间上的对应关系。 时序电路按触发信号（CP脉冲）输入方式的不同，即电路状态转换情况的不同，可分为同步时序电路和异步时序电路两大类。 1同步时序电路：对于同步时序电路来说，存储电路中所有存储单元（各触发器）状态的变化受同一时钟脉冲控制。即所有触发器的时钟输入端CP都连

4、在一起，在同一时钟脉冲CP作用下，凡是具备翻转条件的触发器在同一时刻状态翻转。也就是说，触发器状态的更新和时钟脉冲CP是同步的。正因为如此，在分析同步时序电路时，往往可以不考虑时钟条件，即不用写出时钟方程。 2异步时序电路：各触发器状态的变化不受同一时钟脉冲控制。时钟脉冲只触发部分触发器，其余触发器则是由电路内部信号触发的。因此，凡具备翻转条件的触发器状态的翻转有先有后，并不都和时钟脉冲CP同步。也正因为如此，在分析异步时序电路时，必须要写出各个触发器的时钟方程，这是绝对不能省略的。12.1.3 时序逻辑电路的分析方法1时序电路分析的基本步骤 （1）分析时序逻辑电路组成：确定输入和输出，区分其

5、两个组成部分，确定是同步还是异步时序电路。 （2）写相关方程式：根据给定的逻辑电路图，写出存储电路的驱动方程和时序电路的输出方程，若为异步电路还需要写出时钟方程。 （3）求各个触发器的状态方程：把驱动方程代入相应触发器的特性方程中，即可求得状态方程。也就是各个触发器的次态方程。 （4）列状态转换真值表（状态表）：首先列出输入信号和存储电路现态的所有可能取值组合，然后代入状态方程和输出方程中进行计算，但需注意有效的时钟条件，如果不满足条件，触发器状态保持不变。也就是说，只有触发器的时钟条件满足后，才需要代入状态方程和输出方程中进行计算求次态和输出。 （5）画状态图或时序图：根据状态表可画出电路由

6、现态转换到次态的示意图和在时钟脉冲CP作用下，各触发器状态变化的波形图。 （6）描述（说明）电路的逻辑功能：归纳总结分析结果，确定电路功能。2时序电路分析举例（5）画状态图和时序图根据表12-1可画出图12-3 a）所示的状态图，图12-3 b）所示的时序图。 图中的00、01、10、11分别表示电路的四个状态，箭头表示电路状态的转换方向。箭头上方标注的/C为输出值。（6）归纳总结，确定逻辑功能。该电路为带进位输出的同步四进制加法计数器电路。12.2 寄存器12.2.1 数码寄存器1电路组成2工作原理12.2.2 移位寄存器1单向移位寄存器 图12-7所示为由4个D触发器组成的4位右移位寄存器

7、。这4个D触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。 （3）假设电路初始状态为零，现依次串行输入数码Di1011，即电路输入数据Di在第1、2、3、4四个CP脉冲时依次为1、0、1、1，由此可列出状态表如表12-3所示。（4）画出时序图根据表12-3可画出时序图如图12-8所示。（5）确定电路逻辑功能 从表12-3和图12-8可知：在图12-7所示右移位寄存器电路中，随着CP脉冲的递增，触发器输入端依次输入数据Di，称为串行输入，输入一个CP脉冲，数据向右移动一位。这样，在4个移位脉冲的作用下，输入的四位串行数码1011将全部存入寄存器中。移位寄存器中的数码可由Q3Q2Q1Q0端同时

8、输出，称并行输出，也可以从最右端Q3依次输出，称串行输出，但这时需要继续输入4个移位脉冲才能从寄存器中取出存放的4位数码1011。也就是说，串行输出需要经过八个CP脉冲才能将输入的四个数据全部输出，而并行输出只需要四个CP脉冲。2双向移位寄存器既可将数据左移、又可右移的寄存器称为双向移位寄存器。12.2.3 中规模集成移位寄存器1逻辑功能2移位寄存器的应用作为一种重要的逻辑部件，寄存器的应用是多方面的 12.3 计数器1计数器的概念 计数器是数字系统中能累计输入脉冲个数的时序电路。它是由一系列具有存储信息功能的各类触发器和一些控制门组成的。2计数器的功能 计数器的基本功能就是计算输入脉冲的个数

9、。计数器是数字系统中应用最广泛的时序逻辑部件之一，它除了计数以外，还可以实现计时、定时、分频和自动控制、信号产生等功能，应用十分广泛。3计数器的模 计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。如M3的计数器，称三进制计数器，又称模3计数器。因此，计数器的“模”实际上为电路的有效状态数。4计数器的分类计数器的种类很多，特点各异，通常有以下几种不同的分类方法（1）按CP脉冲的输入方式，即计数器中触发器翻转是否同步可分为：同步计数器计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器。异步计数器计数脉冲只加到部分触发器的时钟输入端上，而其他触发器的触发信号则由电

10、路内部提供，使应翻转的触发器状态更新有先有后的计数器。（2）按计数过程中计数器数值的增减可分为：加法计数器随着计数脉冲的输入作递增计数的电路。减法计数器随着计数脉冲的输入作递减计数的电路。可逆计数器又叫加减计数器。在加减控制信号的作用下，既可递增计数，也可递减计数的电路。（3）按计数进制可分为：二进制计数器按二进制运算规律进行计数的电路。十进制计数器按十进制运算规律进行计数的电路。其M10。任意进制计数器二进制和十进制计数器之外的其他进制计数器。如三进制、六进制、五十进制计数器等。12.3.2 异步二进制计数器1异步二进制加法计数器（4）列状态表 由于T触发器只具有翻转功能，因此当时钟脉冲CP

11、的下降沿到来时，触发器状态将会在0和1之间变化，但应同时注意到，该计数器为异步时序电路，各触发器有效的时钟条件不同，故状态翻转是不同的。现列出状态表如表12-6所示。（5）画出状态图和时序图由以上状态表画出状态图如图12-14 a）、时序图如图12-14 b）所示。（6）归纳总结，确定该电路的逻辑功能该电路是一个异步三位二进制（八进制）加法计数器。2异步二进制减法计数器12.3.3 同步二进制计数器1同步二进制加法计数器（3）列状态转换真值表 三位二进制计数器共有238种取值组合，将每一种取值代入以上各状态方程中计算，求出次态，列状态表如表12-8所示。（4）画出状态图和时序图 根据上表画出状

12、态图和时序图分别如图12-18 a）、b）所示。（5）确定逻辑功能该电路是一个同步的二进制加法计数器。该计数器通常又称为模8计数器。2同步二进制减法计数器3中规模集成二进制计数器 常用的集成二进制计数器有74LS191和74LS161，其中74LS191是一种功能比较强的集成四位二进制可逆计数器，而74LS161则是集成四位二进制同步加法计数器，这里仅以74LS161为例，讨论其芯片功能及使用方法。12.3.4 十进制计数器1异步十进制加法计数器异步十进制加法计数器是在四位异步二进制加法计数器的基础上经过适当修改获得的。它跳过了10101111六个状态，利用自然二进制数的前十个状态00001001实现十进制计数。图12-23是由四个JK触发器组成的8421BCD码异步十进制计数器的逻辑图。2同步十进制加法计数器3集成十进制计数器 （1）中规模同步十进制可逆计数器74LS192（2）集成异步十进制计数器74LS290 74LS290是集成异步二五十进制计数器，其结构框图和逻辑功能示意图分别如下图12-28 a）和图12-28 b）所示。（3）利用集成计数器的异步置0功能获得任意N进制计数器构成十进制以内任意计数器构成多位任意进制计数器