实验七移位寄存器及其应用讲解文档格式.docx

1、t Q0）,左移（方向由Q0 t Q3）,保持及清零。S1、S0和CR端的控制作用如表 1所示。表1CP-CRSi4功能QiQzQiQo |X清除=0t使QQQiQOOOO角存器正常工作故鯨1送数CP上升沿作用后，并行输人数擴送人寄存雜 QjCfaQA =UUDiDfe此时串行数SCSxaSl）被禁止右移串行数据送至右移上升沿进行右移。QQQQ 毛 rQQjQf I左移串行数据送至左移输入JSSt，CP 土升沿进行左移。 uQQQ）%f保持CP作用后寄存器内容保持不变GbQ2QjQ）= QSQ?QfQSQQQ 如 OSOJOfOS2 移位寄存器应用很广， 可构成移位寄存器型计数器；顺序脉冲发生

2、器；串行累加器；可用作数据转换，即把串行数据转换为并行数据， 或把并行数据转换为串行数据等。 本实验研究移位寄存器用作环形计致器和串行累加器的线路及其原理。（1）环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图2所示，把输出端 Q0和右移串行输入端 Sr相连接，设初始状态 Q3Q2QiQ0=1OOO, 则在时钟脉冲作用下 Q3Q2Q1Qo将依次变为0100t00100001 t 1000,可见它是具 有四个有效状态的计数器，这种类型的计效器通常称为环形计数器。图 2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。（2）串行累加器（了解内

3、容）累加器是由移位寄存器和全加器组成的一种求和电路， 它的功能是将本身寄存的数和另一个输入的数相加，并存放在累加器中。图3是由二个右向移位寄存器、一个全加器和一个进位触发器组成的串行累加器。设开始时，被加数 A = 0An-A0和加数B = 0BN1B0已分别存入N+1位累加数移位寄 存器和加数移位寄存器。再设进位触发器 D已被清零。在第一个CP脉冲到来之前，全加器各输入、输出端的情况为：An = A0 , Bn = B0 , CnJ =0, Sn = A0 + B0 + 0= S0 , Cn = C0。当第一个CP脉冲到来后，S0存入累加移位寄存器的最高位，C0存入进位触发器 D端，且两个移

4、位寄存器中的内容都向右移动一位。全加器输S1存入累加和移位寄存器在第二个脉冲到来后，两个移位寄存器的内容又右移一位，的最高位，原先存入的S0进入次高位，C1存入进位触发器 Q端，全加器输出为： Sn =A 2 +B 2 +C 1 , C n = C 2。如此顺序进行，到第N+1个CP时钟脉冲后，不仅原先存入两个移位寄存器中的数已被全部移出，且A、B两个数相加的和及最后的进位 CnJ也被全部存入累加和移位寄存器中。若需要继续累加，则加数移位寄存器中需再一次存入新的加数。中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于 4位时，可把几块 移位寄存器用级联的方法来扩展位数。三、实验设备及

5、器件1、数字电路实验箱 2、双踪示波器3、万用表 4、74LS194 （ CC40194）X 1四、实验内容1.测试74LS194 （或CC40194）的逻辑功能按图4接线，即CR、S1、S0、SL、SR、D3、D2、D1、D0分别接至逻辑开关的输出插口； Q3、Q2、Q1、Q0接至LED逻辑电平显示输入插口。 CP端接（正或负）单次脉冲源输出插口。按表 9- 9-2所规定的输入状态，逐项进行测试。ft LED *+ 5V网电乎 M16颯示捕口J 、 K151 12Illi 10 9b C74 LS 194岳 Da Di Di Dk2ik6 |7 丄 g/ V 1 接湮辑幵关愉岀播口图4 74

6、1S194逻辑功能测试（1） 清除：令CR = 0，其它输入均为任意态，这时寄存器输出 Q3、Q2、Q1、Q0均 为o。清除后，置CR = I。（2） 送数：令CR = S1 = So = 1，送入任意4位二进制数，如 D 3 D 2 D1 D 0 = abed，加 CP脉冲，观察CP= 0、CP由0T1、CP由It 0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在 CP脉冲的上升沿。（3）右移：清零后，令 CR = I, S1 =0, S0 = l，由右移输入端 Sr送入二进制数码如 0100，由CP端连续加4个脉冲，观察输出情况，记录之。（4）左移：先清零或预置，再令 C

7、R = I, S1 =1 , s 0 = 0，由左移输入 S l送入二进制数码如1111，连续加四个 CP脉冲，观察输出端情况，记录之表2模式时ft串行M人出功ftatt5Sl%PjUDiPjX XX XtabodX X X X1 1X X X xI（5）保持：寄存器预置任意4位二进制数码abed，令CR = I, S1=S0 = 0,加CP脉冲, 观察寄存器输出状态，记录之。2.循环移位将实验内容1接线参照图2进行改接。用并行送数法预置寄存器为某二进制数码（如 0100）,然后进行右移循环，观察寄存器输出端状态的变化，记入表 3中。表3Qj Q2 Qi Q）0 1233 .累加运算（不必做）

8、按图3连接实验电路。CR、S1、S0接逻辑开关输出插口， CP接单次脉冲源（正脉 冲）由于逻辑开关的数量有限， 两寄存器并行输入端 D3D2D1D 0根据实验设备现有条件进 行接线。两寄存器的输出端接至 LED逻辑电平显示输入插口。（1） 触发器置零使74LS74的R由低电平变为高电平。（2） 送数令CR = S1 = S0=1,用并行送数方法把三位被加数 A2A1A0和三位加数B2B1B0分别送入累加和移位寄存器 A和加数移位寄存器 B中。然后进行右移，实现加法运算。连续输 入4个CP脉冲，观察两个寄存器输出状态变化，记入表 4中。表4B寄存器A寄存器Q 3 Q 2 Q1Q 0Q 3 Q 2

9、 Q1 Q 0五、 实验预习要求1.复习有关寄存器及累加运算的有关内容。2.查阅74LS194、74LS183、74LS74逻辑线路。熟悉其逻辑功能及引脚排列。3.在对74ILS194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清 零？4.使寄存器清零，除采用 CR输入低电平外，可否采用右移或左移的方法？可否使用 并行送数法？若可行，如何进行操作？5.若进行循环左移，图 4接线应如何改接？六、 实验报告1.分析表2的实验结果，总结移位寄存器74LS194的逻辑功能并写入表格功能总结一 栏中。2.根据实验内容2的结果，写出4位环形计数器的状态转换图及波形图。3.分析累加运算所得结果

10、的正确性。实验八、综合设计实验一、目的：1、综合应用所学的数字电路知识，学会查找相关资料，针对设计提出的任务 要求和使用条件，设计制作合理、可靠、经济、可行的电子产品。2、培养学生独立分析问题、解决问题的能力。3、培养严肃认真的工作作风和严谨的科学态度。4、掌握PCE板的设计，完成电路连接和调试方法 二、实验内容：1、 明确设计任务、确定设计题目2、 设计电路，选择器件，电路模拟仿真设计功能3、 完成电路连接（制作PCB板或用万能板），写出调试测试方法4、 设计报告撰写三、设计基本步骤1、 明确设计任务要求：充分了解设计任务的具体要求，如性能指标、内容及要求，明确设计任务。2、 方案选择：根据

11、掌握的知识和资料， 针对设计提出的任务、 要求和条件， 设计合理、 可靠、 经济、可行的设计框架，对其优缺点进行分析，做到心中有数。3、 根据设计框架进行电路单元设计、参数计算和器件选择：具体设计时可以模仿成熟的电路进行改进和创新，注意信号之间的关系和限 制；接着根据电路工作原理和分析方法， 进行参数的估计与计算； 器件选择时， 元器件的工作、电压、频率和功耗等参数应满足电路指标要求，元器件的极限 参数必须留有足够的裕量，一般应大于额定值的 1.5 倍，电阻和电容的参数应 选择计算值附近的标称值。4、 电路原理图的绘制：电路原理图是组装、焊接、调试和检修的依据，绘制电路图时布局必须合理、 排列

12、均匀、清晰、便于看图、有利于读图；信号的流向一般从输入端或信号源 画起，由左至右或由上至下按信号的流向依次画出各单元电路，反馈通路的信号流向则与此相反；图形符号和标准，并加适当的标注；连线应为直线，并且交叉和折弯应最少，互相连通的交叉处用圆点表示，地线用接地符号表示。四、综合设计报告1、课题名称2、内容摘要3、设计内容及要求4、比较和选择的设计方案5、单元电路设计、参数计算和器件选择6、画出完整的电路图。并说明电路的工作原理7、组装调试的内容，如使用的主要仪器和仪表、调试电路的方法和技巧、 测试的数据和波形并与计算结果进行比较分析、 调试中出现的故障、 原因及排除 方法8、总结设计电路的特点和方案的优缺点，指出课题的核心及实用价值，提 出改进意见和展望9、列出元器件清单10、列出参考文献11、收获、体会五、实验题目： 具体要求见实验指导书或自己查