数字电子技术基础第五版期末知识点总结Word下载.docx

1、2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简解:F （ABCD） = ABC AB AD C BD例1.1 利用公式法化简 F（ABCD）二ABC AB AD C BD=AB AB AD C BD（ABC C = AB C）（AB AB =B）（B BD D）（D 入D =D）Y（ABCD）八 m（356、7、10）=B AD C BD=B亠D亠AD亠C=B亠D亠C例1.2 利用卡诺图化简逻辑函数约束条件为a m（0、2、4、8）解：函数Y的卡诺图如下:x/X1Xx00 01 11 1000011110第三章 门电路知识要点各种门的符号，逻辑功能。一、 三极管开、关状态1、

2、饱和、截止条件：截止：Vbe 5，饱和：iB IBS2、 反相器饱和、截止判断二、 基本门电路及其逻辑符号与门、或非门、非门、与非门、 0C门、三态门、异或；传输门、OC/OM及三态门的应用三、门电路的外特性1、输入端电阻特性：对 TTL门电路而言，输入端通过电阻接地或低 电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大 于开门电阻时，相当于逻辑高电平。 习题2-75、 输出低电平负载电流IOL6、 扇出系数NO一个门电路驱动同类门的最大数目第四章组合逻辑电路知识要点组合逻辑电路的分析、设计，利用集成芯片实现逻辑函数。 （74138,74151 等）一、 组合逻辑电路：任意时刻的输

3、出仅仅取决于该时刻的输入，与电路原来的状态无关二、 组合逻辑电路的分析方法（按步骤解题）逻辑图T写出逻辑函数式丫化简不真值表T逻辑功能三、 若干常用组合逻辑电路译码器（74LS138）全加器（真值表分析）数据选择器（74151和74153）四、 组合逻辑电路设计方法（按步骤解题）1、 用门电路设计2、 用译码器、数据选择器实现例3.1试设计一个三位多数表决电路1、用与非门实现2、用译码器74LS138实现3、用双4选1数据选择器74LS1531.逻辑定义设A、B、C为三个输入变量，丫为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量丫=1表示事件成立，逻辑0表示事件不成立。2.根据题意列出

4、真值表如表 3.1所示表3.1ABC丫0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13.经化简函数Y的最简与或式为：丫二AB BC AC4.用门电路与非门实现函数丫的与非一与非表达式为：丫二XBBCAC 逻辑图如下:5.用3 8译码器74LS138实现由于74LS138为低电平译码，故有YjJ由真值表得出Y的最小项表示法为：Y 二 m3 m5 m6 m7=m3 m5 m6 m7二 Y3 Ys 丫6 丫7用74LS138实现的逻辑图如下:6.用双4选1的数据选择器74LS153实现74LS153内含二片双4选1数据选择器，由于该函数丫是三变量函数， 故只需用一个

5、4选1即可，如果是4变量函数，则需将二个 4选1级连 后才能实现丫174LS153 输出Y1的逻辑函数表达式为:=A Aq D10 A1A0D11 A1 Aq D12 A1 Aq D1三变量多数表决电路 丫输出函数为:Y= ABC ABC ABC ABC令 A=A1，B=A0, C 用 D10D13表示，则Y= AB 0 AB C AB C AB 1 D10=0, D1 仁C D12=C D13=1逻辑图如下:7.用151实现注：实验中1位二进制全加器设计：用138或153如何实现？ 1位二进制全减器呢?第五章触发器知识要点考题类型：写特性方程，画波形图。触发器：能储存一位二进制信号的单元各类

6、触发器框图、功能表和特性方程SR=0JK:Qn 1二 JQnKQnD:二 DT：= TQnTQnT:Qn1 9RS:nQ1 二S RQn基本RS触发器：SD RD每一变化对输出均产生影响时钟控制RS触发器：在CP高电平期间R、S变化对输出有影响主从JK触发器：在CP=1期间，主触发器状态随 R、S变化。CP下 降沿，从触发器按主触发器状态翻转。 在CP=1期间，JK 状态应保持不变，否则会产生一次状态变化。Q是CP的二分频边沿触发器：触发器的次态仅取决于 CP （上升沿/下降沿）到达时输入信号状态。四、 触发器转换D触发器和JK触发器转换成T和T触发器第六章 时序逻辑电路知识要点分析逻辑电路，

7、设计 N进制。一、 时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻 的输入信号，还和电路原状态有关。时序逻辑电路由组合逻辑电路和存储电路组成。二、 同步时序逻辑电路的分析方法（按步骤解题）逻辑图-写出驱动方程-写出状态方程-写出输出方程-写出状态 转换表画出状态转换图说明逻辑功能，判断自启动。 （详见例 5-1 ）三、 典型时序逻辑电路1.移位寄存器及移位寄存器型计数器。2.用T触发器构成二进制加法计数器构成方法。T0=1T1=Q0Ti=Qi-1 Qi-2 Q1 Q03.集成计数器框图及功能表的理解4位同步二进制计数器 74LS161:异步清0 （低电平），同步置数，CP上升沿计数

8、，功能表4 位同步十进制计数器 74LS160:同74LS161同步十六进制加/减计数器74LS191 :无清0端，只有异步预置端， 功能表双时钟同步十六进制加减计数器 74LS193:有二个时钟CPU CPD 异步置0 （H），异步预置（L）四、 时序逻辑电路的设计 （按步骤解题） 1用触发器组成同步计数器的设计方法及设计步骤（例 5-3）逻辑抽象状态转换图画出次态 以及各输出的卡诺图-利用卡诺图求状态方程和驱动方程、 输出方程检查自启动（如不能自启动则应修改逻辑）-画逻辑图2 用集成计数器组成任意进制计数器的方法反馈置 0 法:如果集成计数器有清零端，则可控制清零端来改变计数长度。 如果是

9、异步清零端，则 N进制计数器可用第 N个状态译码产生控制信号控制清零端，如果是同步清零，则用第 N-1 个状态译码 产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。 反馈置数法:控制预置端来改变计数长度。如果异步预置，则用第 N个状态译码产生控制信号如果同步预置，则用第 N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。两片间进位信号产生：有串行进位和并行进位二种方法详见例5-5至5-8第七八章 可编程逻辑器件知识要点一、半导体存储器的分类及功能（了解）从功能上分掩ROMKOM PROM.EPROM E PROM FLASH MEMORY静态RAM （SRAM）动态R

10、AM （DRAM）二、半导体存储器结构 （了解）ROM RAM吉构框图以及两者差异三、RAM存储器容量扩展存储容量的计算容量的扩展：位扩展：增加数据位；字扩展：增加存储单元第十章脉冲波形产生和整形知识要点施密特触发器的，单稳态触发器，多谢振荡器的特点以及功能。重点：555电路及其应用用555组成多谐振荡器1.电路组成如图6.5所示Vcc图6.52.电路参数:twi R1 - R2q = = 占空比：q T R1 2R2二、 用555电路组成施密特触发器1.电路如图6.1所示2.回差计算2 1VT VCC ， VT VCC3 3回差 V 二VT -Vt_3.对应Vi输入波形、输出波形如图 6.2

11、所示三、 用555电路组成单稳电路1.电路如图6.3所示稳态时VO=0。Vi2有负脉冲触发时VO=1图6.23.脉宽参数计算4.波形如图6.4所示第十二章数模和模数转换知识要点D/A转换器D/A转换器的一般形式为：VO=KDj K为比例系数，Di为输入的二进 制数，D/A转换器的电路结构主要看有权电阻、权电流、权电容以及 开关树型D/A转换器。权电阻及倒T型电阻网络D/A转换器输出电压和输入二进制数之间关 系的推导过程。衡量转化器性能的两个主要标志。A/D转换器1. A/D转换器基本原理取样定理：为保证取样后的信号不失真恢复变量信号，设采样频率为fs，原信号最高频率为fmax，则fs -2fm

12、ax。A/D转换器过程：米样、保持、量化、编码2.典型A/D转换器的工作原理 逐次逼近型A/D转换器原理 计数型A/D转换器原理典型例题：7.请用74LS138设计一个三变量的多数表决电路。 具体要求如下：（1） 输入变量A、B C为高电平时表示赞同提案（2） 当有多数赞同票时提案通过，输出高电平74LS138的引脚图如下，可以附加必要的门电路：Y用一个3线-8线译码器实现函数Z XYZ XYZ XYZ74138工作条件 ：G1=1 , G2A=G2B=0F 二 m0 m2 m4 m7F = y0 y2y4y7F = m0 m2 m4 m7 = m0 m2 m4 m7分析下图所示的时序逻辑电路，试画出其状态图和在 CP脉冲作用下Q3Q2 Q1、Q0的波形，并指出计数器的模是多少？LD - Qd Qb Qa 0分析下图所示电路的逻辑功能。（设初始状态为000）（1）.驱动方程：（2）.状态方程：（3）.输出方程：（4）.状态转换表:（5）.状态转换图：（6）.电路功能：（7）能否自启动（1）.驱动方程:Jo 二 Ko 二 Q2Ji = Ki