完整版考研复试数电模电Word文件下载.docx

1、10.用工作速度来议论集成电路，速度快的集成电路依次是ECL.TTL.CMOS11.用抗搅乱能力来议论集成电路， 抗搅乱能力的集成电路一次是 CMOS.TTL.ECL12.CMOS门电路的输入阻抗很高，所以静态功耗很小，但由于存在输入电容，所以随着输入信号频率的增加，功耗也会增加。13.逻代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。14.逻辑变量和函数只有 0 和 1 两种取值，而且它们可是表示两种状态。15.逻辑代数只有“与”“或”“非”三种基本逻辑运算。16.描绘逻辑函数各个变量取值组合和函数值对应关系的代数式叫函数表达式。17.逻辑函数表达式的标准形式有标准与或式即最小项表达

2、式和标准或与式即最大项表达式。18.逻辑函数的化简方法有代数法即公式法和图形法及卡诺图法。19.最简与或式是指乘积项数最少，乘积项中的变量个数最少的与或式。20.拘束项是不会出现的变量组合，其值总为 0.21.拘束条件是由拘束项加起来组成的逻辑表达式， 是一个值恒为 0 的条件等式。22.按逻辑功能的特点， 数字电路能够分为组合逻辑电路和时序逻辑电路两大类。23.用二进制代码表示相关对象的过程叫二进制编码： n 为二进制编码器有 2n 个输入，有 n 个输出。24.将十进制数的十个数字编成二进制代码的过程叫二十进制编码，简称为BCD编码。25.在几个信号同时输入时，只对优先级低额最高的进行编码

3、叫优先编码。26. 把代码的特定含义“翻译”出来的过程叫码译； n 位二进制译码器有 n 个输入，有 2n 个输出。，工作时译码器只有一个输出有效。27.两个一位热劲制数相加叫做半加。两个同位的加和来自低位的进位三者相加叫做全加。28.从若干输入数据中选择一路作为输出叫多路选择器。29.组合逻辑电路随意一时辰的输出可是取决于该时辰的输入，而与过去的输入没关。30.组合逻辑电路的特点：由逻辑门组成，不含记忆元件。无法馈线。31竞争：信号经由不同样的门路到达某一会合点时间有先有后。32.冒险：由于竞争而引起电路数处发生瞬时错误的现象。33.常用中规模组合逻辑电路：编码器、译码器、数据选择器、比较器

4、和加法器。第一章由于模拟信息拥有连续性， 合用上难于储藏、 解析和传输， 应用二值数值逻辑组成的数字电路或数字系统较易战胜这些困难，其本质是利用数字 1 和 0 来表示这些信息。1.二值数值逻辑：常用数字 0 和 1 来表示数字信号，这里的 0 和 1 不是十进制的数字，而是逻辑 0 和逻辑 1。12.正逻辑： 1 表示高电平， 0 表示低电平。13.负逻辑：与正逻辑相反。22. 为什么计算机或数字系统中平时用二进制数？答：（ 1 ）二进制的数字装置简单可靠，所用元件少；二进制只有两个数码 0 和 1 ，所以，它的每一位数可用任何拥有两个不同样牢固状态的元件来表示。（ 2）二进制的基本运算规则

5、简单，运算操作方便。缺点： 二进制表示一个数时，位数多；将人们熟悉的十进制数输入计算机时，需要变换成二进制数，运算后，再将二进制数变换成十进制的数显示。23.八进制和十六进制：由于使用二进制数经常是位数很多，不便书写和记忆，所以在数字计算机的资料中常采用十六进制和八进制来表示二进制数。 UNIX 系统的档案权限使用八进制，十六进制常用于数字技术、微办理器、计算机和数据通信中。24.BCD码：在这种编码中，用 4 位二进制数来表示十进制数中的25.BCD 码可分为有权码和无权码两类：有权 BCD 码有 84218421 码是最常用的；无权 BCD 码有余 3 码、格雷码等。0-9 十个数码。码、

6、 2421 码、 5421码，其中26.8421 BCD 码是最基本和最常用的8、 4 、 2、 1，故称为有权 BCD 码。BCD码，它和四位自然二进制码相似，各位的权值为27.逻辑代数，又称布尔代数：逻辑代数是按必然的逻辑规律进行运算的代数，诚然它和普通代数同样也是用字母表示变量， 但逻辑代数中的变量 （逻辑代数） 只有两个值， 即 0 和 1，没有中间值，且 0 和 1 其实不表示数量的大小，而是表示对峙的逻辑状态。28.与逻辑：只有当一件事的几个条件全部具备后，这件事才发生。29.或逻辑：当一件事的几个条件只要有一个条件获取悉足时，这件事就会发生，30.非逻辑：一件事情的发生是以其相反

7、的条件为依照的。31.真值表：表征逻辑事件输入和输出之间全部可能状态的表格。第二章1.用来接通或断开电路的开关器件应拥有两种工作状态：一种是接通（要求其阻抗很小，相当于短路），另一种是断开（要求其阻抗很大，相当于开路） 。2.二极管的开关特点表现在正导游通与反向截止这样两种不同样状态之间的变换过程。3.与门电路：输入作为条件，输出作为结果，输入与输出量之间能满足与逻辑关系的电路。4.或门电路：输入输出量之间能满足或逻辑关系的电路。5.非门电路：输入输出量之间满足非逻辑关系的电路。6.BJT 能够组成反相器，所以能够用来组成非门电路；模拟电路的反相器电压放大器与数字电路中的非门的不同样：前者工作

8、在放大区，后者工作在饱和区和截止区；7.利用二极管和 BJT 组成的与或非三种门电路的缺点： 由于输出阻抗比较大， 带负载能力差 ，开关性能也不理想， 比较慢 。8.TTL 逻辑门电路是由若干 BJT 和电阻组成的，其 基本环节 是带电阻负载的 BJT 反相器 （非门） 。9.BJT 反相器的动向性能： BJT 开关速度碰到限制的原因： 由于 BJT 基区内 储藏电荷 的影响，电荷的存入和消失需要必然的时间。10.TTL11.TTL采用输入级以提高工作速度 ，采用推拉式输出级以提高开关速度和带负载能力与非门电路的主要特点：电路的输入端采用了多发射极的 BJT。12.三态门：除了具备一般与非门输

9、出电阻较小的高、低电平状态，还拥有高输出电阻的第三状态，称为高阻态；既保持了推拉式输出级的优点，又能做线与连接。37.TTL 电路TTL 电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同样极性的载流子进行电传导的器件。它拥有速度高（开关速度快） 、驱动能力强等优点，但其功耗较大，集成度相对较低。CMOS电路MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。它的主要优点是输入阻抗高、功耗低、抗搅乱能力强且合适大规模集成。40. CMOS与 TTL 对照较，它的功耗低，扇出系数大

10、（指带同类门负载） ，噪声容限大，开关速度与 TTL 凑近 。41. 抗搅乱措施：（1）节余输入端的办理措施：一般不让节余的输入端悬空，以防范搅乱信号的引入。（2）去耦合滤波器：滤除较大的脉冲电流或尖峰电流，（3）接地和安装工艺：正确的接地技术能够降低电路噪声；优异的安装工艺能够减少接线电容而致使寄生反响有可能引起寄生振荡。48.逻辑非门（反相器）电路的主要技术参数为：扇出数、噪声容限、传输延缓时间、功耗、功耗 -延缓时间积。第三章1.组合逻辑电路：在任何时辰，输出状态只决定于同一时辰各输入状态的组合，而与先前状态没关的逻辑电路。2.组合逻辑电路的特点：（1）输入输出之间没有反响延缓通路；（2

11、）电路中不含记忆单元；（3）由逻辑门组成；（4）输出与电路本来状态没关。5.逻辑代数，又称布尔代数：逻辑代数是按必然的逻辑规律进行运算的代数，诚然它和一般代数同样也是用字母表示变量，但逻辑代数中的变量（逻辑代数）只有两个值，即0 和 1，没有中间值，且 0 和 1 其实不表示数量的大小，而是表示对峙的逻辑状态。6.逻辑函数可用真值表、逻辑表达式、卡诺图和逻辑图四种方式表达。9.半加器：可用于实现两个一位二进制数的相加。10.竞争冒险：由于从输入到输出的过程中，不同样通路上门的级数不同样，也许门电路平均延迟时间的差异， 使信号从输入经不同样通路传输到输出级的时间不同样， 从而致使逻辑电路产生错误

12、输出。11.竞争：信号经过不同样路径在不同样的时辰到达的现象；由此产生的搅乱脉冲的现象叫做冒险。12.解析组合逻辑电路的目的是确定已知电路的逻辑功能，其大体步骤是：写出各输出端的逻辑表达式 化简和变换逻辑表达式 列出真值表 确定功能13.应用逻辑门电路设计组合逻辑电路的步骤是：列出真值表 写出逻辑表达式（或填写卡诺图） 逻辑化简和变换 画出逻辑图第四章1.常用的组合逻辑部件：编码器、译码器、数据选择器、数据分配器、数值比较器、奇偶校验/ 产生器、加法器、算术 / 逻辑运算单元2. 编码： 把二进制码按必然的规律编排， 是每组代码拥有一特定的含义 （代表某个数或控制信号）。3.编码器：拥有编码功

13、能的逻辑电路。4. 优先编码： 赞同同时在几个输入端有输入信号， 编码器按输入信号排定的优先序次， 只对同时输入的几个信号中优先权最高的一个进行编码。5.优先编码器：鉴识央求信号的优先级别并进行编码的逻辑部件。6.译码：编码的逆过程，将拥有特定含义的二进制码进行鉴识，并变换成控制信号。7.译码器：拥有译码功能的逻辑电路。8.唯一地址译码： 将一系列代码变换成与之一一对应的有效信号； 常用于计算机中对储藏器单元地址的译码，马上每一个地址代码变换成一个有效信号，从而选中对应的单元。9.代码变换器：将一种代码变换成另一种代码。10.数据分配器：将一个数据源来的数据依照需要送到多个不同样的通道上去，实现数据分配功能的逻辑电路。作用相当于多个输出的单刀多掷开关。11.数据选择器：经过选择，把多个通路的数据传达到唯一的公共数据通道上取。实现数据选择功能的逻辑电路称为数据选择器。作用相当于多个输入的单刀多掷开关。12.数值比较器：对两数进行比较，以判断其大小的逻辑电路。13.半加器：只考虑两个加数自己，而没有考虑低位来的进位，完成这种加法功能的逻辑电路。14.全加器：能进行加数、被加数和低位来的进位信号相加，并依照求和结果给出该位的进位信号。15.串前进位：任一位的加法运算必定在低一位的运算完成后才能进行。16.超前进位加法逻辑：使每位的进位只由加数和被加数决定，而与低