基于AT89S51单片机的数码显示八路抢答器毕业设计文档格式.docx

1、Key words：8-wire, answering racer, design, timing, counting, alarming1 目 录前言 1第一章 设计的依据 21.1 课题的提出 21.2 设计目的21.3设计的内容2第二章 总体方案确定2第三章 AT89S51芯片简介33.1 AT89S51芯片简介3 第四章 硬件电路44.1 复位电路设计44.2 显示电路的设计54.3 控制电路实现7 第五章 电路调试85.1 硬件调试85.2 软件调试8总结9致 谢10参考文献11附图（1）数字抢答器原理图附图（2）数字抢答器单面PCB板图附录附录（3）AT89S51芯片主程序 言抢答

2、器又称第一信号鉴别器,应用于各种知识竟赛、文娱活动等场合。普通抢答器存在以下缺陷:1） 在一次抢答过程中，当出现超前违规抢答时，只能处理违规抢答信号，而对没有违规的有效抢答信号不能进行处理。因而,使该次抢答过程变为无效. 2）当有多个违规抢答时，普通抢答器只能“抓住”其中一个，出现“漏洞”。3） 当同时出现多个有效抢答信号时，普通抢答器或采用优先编码电路选择其中一个；或利用抢答电路电子元件的“竞争” 选择其中一个。对于后者，由于抢答电路制作完毕后电子元件被固定,各路抢答信号的“竞争”能力也被固定,因而本质上也具有优先权。普通抢答器因而存在不公平性。本文介绍一种以单片机为控制核心的智能型抢答器,

3、它对采样获得的各路抢答信号进行分柝,识别超前违规信号、有效抢答信号,并对它们进行处理。使每一次抢答过程都有效。利用存储器记忆多个违规信号,克服“漏洞”现象。当同时出现多个抢答信号时,利用程序软件随机选择其中一个,十分公平。具有倒计时、验键、违规显示等功能。而随着技术的进步，单片机与串口通信的结合更多地应用到各个电子系统中已成一种趋势。本设计就是基于单片机设计抢答系统，通过串口通信动态传输数据，使抢答系统有了更多更完善的功能。单片机系统的硬件结构给予了抢答系统“身躯”，而单片机的应用程序赋予了其新的“生命”，使其在传统的抢答器面前具有电路简单、成本低、运行可靠等特色。一 设计的依据1.1 课题的

4、提出学校在开展文娱活动时一般都会有抢答一项，需要用到抢答器。而市场上，一般的抢答器都需要几百块，价钱比较贵。本人设计的抢答器，电路简单，成本较低，操作方便，灵敏可靠。而且一般学校都有计算机，利用计算机就可以很方便地构成一台功能强大而价格十分低廉的抢答器。1.2 设计目的在电视和学校中我们会经常看到一些智力抢答的节目，如果要是让抢答者用举手等方法，主持人很容易误判，会造成抢答的不公平，比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。为了使这种不公平不发生，只有靠电子产品的高准确性来保障抢答的公平性。1.3设计的内容（1）、进一步熟

5、悉和掌握单片机的工作原理和结构功能，熟悉其基本的振荡和复位电路原理。（2）、熟悉单片机IO口的基本输入输出功能以及IO口的扩展使用。（3）、掌握单片机内部功能模块的应用：如定时器、计数器、中断系统等。（4）、掌握用8255A可编程并行接口芯片扩展IO口的特性、使用与控制方法。（5）、掌握按键与单片机连接的使用以及数码管接口电路设计。（6）、熟悉PCB板的布线、腐蚀和元器件的焊接的流程和方法，进一步掌握电路板的检测顺序和方法。（8）、掌握程序的下载以及调试方法。二总体方案确定 如图1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，定时器显示设定时间；主持

6、人将开关置;开始状态，宣布抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、显示器显示按下的时间。如果再次抢答必须由主持人再次操作清除和状态开关。图1总体框图 三AT89S51芯片简介3.1 AT89S51芯片简介AT89S51 是美国ATMEL 公司生产的低电压，高性能CMOS 8 位单片机，片内含8k bytes 的可反复擦写的Flash 只读程序存储器和256 bytes 的随机存取数据存储器（RAM），器件采用ATMEL 公司的高密度、非易失性存储技术生产，与标准MCS-

7、51 指令系统及8052产品引脚兼容，片内置通用8 位中央处理器（CPU）和Flash 存储单元，功能强大AT89S51 单片机适合于许多较为复杂控制应用场合。AT89S51芯片引脚结构如图2所示：图2主要性能参数：与MCS51 产品指令和引脚完全兼容8k 字节可重擦写Flash 闪速存储器1000次擦写周期全静态操作：0Hz24MHz三级加密程序存储器2568 字节内部RAM32个可编程IO 口线3个16 位定时计数器8个中断源可编程串行UART 通道低功耗空闲和掉电模式功能特性概述：AT89S51 提供以下标准功能：8k字节Flash 闪速存储器，256字节内部RAM，32个IO 口线，3

8、个16 位定时计数器，一个6 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89S51 可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU 的工作，但允许RAM，定时计数器，串通信口及中断系统继续工作。掉电方式保存RAM 中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。引脚功能说明Vcc：电源电压GND：地P0 口：P0 口是一组8 位漏极开路型双向IO 口， 也即地址数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存

9、储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash 编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时,要求外接上拉电阻。P1 口：P1是一个带内部上拉电阻的8 位双向IO 口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。与AT89C51 不同之处是，P1.0 和P1.1 还可分别作为定时计数器2 的外部计数输入（P1.0T2）和输入（P1.1T2EX）。P2

10、 口：P2 是一个带有内部上拉电阻的8 位双向IO 口，P2 的输出缓冲级可驱动（吸收或输出电流）4个TTL 逻辑门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。在访问外部程序存储器或16 位地址的外部数据存储器（例如执行MOVX DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX RI 指令）时，P2 口输出P2 锁存器的内容。P3 口：P3 口是一组带有内部上拉电阻的8 位双向IO 口。P3 口输出缓冲级可驱动（吸收或输出

11、电流）4个TTL 逻辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。ALEPROG： 当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字节。一般情况下，ALE 仍以时钟振荡频率的16 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。对Flash 存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。该位置位后，只有一条MOVX 和MOVC指令才能将ALE 激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE 禁止位无效。PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S51 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN 有效，即输