智能汽车道闸控制系统的研发Word文件下载.docx

1、系统组成如图3-1所示。图3-1能道闸控制系统組成4.2、微处理器LIVI3S6965介绍在设计主控制系统时,根据控制任务的复杂程度和可靠性、稳定性、精度等指标要求选择一种性价比合理的嵌入式芯片,所以本文选用了 LM3S6965这款基于ARMCortex-M3内核的芯片作为主控制器。4.2.1、 LM3S6965的主要特点LM3S6965款基于ARM Cortex-M3的微控制器。ARM Cortex-M3处理器是从ARM7处理器系列中移植过来,为高性能、低成本、低功耗的平台提供一个满足小存储要求解决方案、简化管脚数、以及低功耗三方面要求的内核,与此同时,它还提供出色的计算性能和优越的系统中断

2、响应能力。LM3S6965它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架构,Cortex-M3处理器不能执行ARM指令集。Thumb-2在Thumb指令集架构（ISA）上进行了大量的改进,它与Thumb相比,具有更高的代码密度并提供16/32位指令的更高性能。非常适用于那些对存储器有限制或者需要较高代码密度的大批量生产的应用。LM3S6965内部包含了技术需求中常用的接口。LM3S6965主要特点如下:（1）32 位 ARM CortexTM-M3 v7M 架构;（2）50MHz操作频率;（3）含有256KBFlash和64KB SRAM内部存储器;（4）lO/lOOM

3、bps以太网控制器,由完全集成的媒体访问控制（MAC）和网络物理（PHY）接口器件组成;（5）4个通用定时器模块,每个提供2个16位定时器;（6）看门狗定时器;（7）通用DMA控制器;（8）2个内部集成电路（I2C）模块、1个同步串行端口（SPI/SSP）模块以及3个通用异步收发（UART）模块;（9）1个正交编码接口（QEI）、模数转化器、模拟比较器以及脉宽调试器（PWM）。4.2.2 LM3S6965的内部结构LM3S6965 一款基于ARM Cortex-M3的微控制器,该微控制器包念了 lO/lOOMbps以太网控制器、3个UART、4路模拟输入通道、1个同步串行端口（SPI/SSP）

4、、2个I2C接口、1个QEI接口和6个脉宽调试输出端口。4. 3主控制器的硬件设计4.3.1、 LM3S6965基本系统设计LM3S6965包括有4个时钟源可供使用,它们分别为主振荡器、内部振荡器、内部30KHz振荡器和外部实时振荡器。内部振荡器频率是12MHz30%,在上电复位过程中和上电复位之后使用的时钟源,软件以后可切换为另一种可用的时钟源。主振荡器在1 MHz?8.192MHz的频率下操作,本系统使用外部6MHz的晶振,微处理器的工作频率可通过内部PLL单元提高。内部30KHZ振荡器与内部振荡器类似,它提供30KHz30%的工作频率,主要用在深度睡眠的节电模式中。外部实时振荡器是提供一

5、个低频率、精确的时钟基准,是休眠模块的一部分。LM3S6965有5个复位源:RESET管脚复位、看门狗复位、上电复位（POR）、内部掉电复位（BOR）和软件启动复位。任何复位源可使芯片复位有效,一旦操作电压到达一个可使用的级别,则启动唤醒定时器。复位将保持有效直至外部的复位被撤除,振荡器开始运行。当计数经过了固定的时钟个数后,Flash控制器已完成其初始化。本次设计采用了上电复位和手动复位相结合的方案,基本系统如图3-3所示。主要标明LM3S6%5的各种类型电源和地线管脚的连接方式。需要注意的是,对于不同类型的电源和地,处理方式应有所不同,具体描述如表3-1所示。图3-3中主要标明LM3S69

6、65内部各类外设接口与具体功能电路间的引脚连接,包括SPI通信、调试接口、UART通信、以太网通信、LCD接口、按键等功能电路。表3-1 LM3S6965电源/地管脚描述管脚描述VDDGND数字电源和地。为IO口提供3.3V数字供电电压和0V数字地VDDAGNDA模拟屯源和地。它们应当与LM3S6965的数字电源电压相同,但为了降低噪声和出错儿率,该电源应当与LM3S6965的数字电源隔离。VDD25内核电源电压LDO低压差稳压器输出电压。它可以被用来给控制器的大部份内部逻辑提供电源。在设计时,需与VDD25管脚相违,输出电压在2.25V2.75V之内,可通过LDO功率控制器调节VCCPHYG

7、NDPHY以太网PHY电压和低VBATRTC外设3.3V供电电压,由3.3V电源及外置电池供电3. 3. 2人机交互模块设计a、LCD液晶显示LM1095R液晶显示模块同LM3S6965的硬件连接如图3-3、图3-4所示。图3-4液晶显示模块与LM3S6965硬件迎接图LM1095R是一款192X 128点阵中文/图形液晶显示模块,内置RA8803控制器。模块不仅可以显示单一的文本,还能显示图形。在文本模式下能够实现大小字体的混编（最大字体为64X64）,在连续输入数据时,模块能够自动调节行距。使显示画面更加美观,大大节省用户的开发是时间。他的主要特点有:（1）单电源供电,内置升压电路；（2）

8、白色LED背光；（3）高对比度,FSTN型LCD屏；（4）双图层内存（2X9.6K显示存储器）；（5）内嵌简体中文字库（7602个汉字）；（6）可自定义16个字符。LM1095R液晶显示器的结构框图如图3-5,管脚功能如表3-2所示。图3-5LM1095R结构框图表3-2 LM1095R管脚描述Vout电压调节输出管脚V0液晶参考电压管脚数字电压5V管脚VSS数字电源地/CS片选信号管脚，低电平时，使能数据传输总线RS寄存器选择管脚/WR写入使能管脚、低电平有效/RD读出使能管脚、低电平有效DB0DB7数据传输总线/RST复位管脚VBLA背光供电管脚b、按键设计键盘模块采用了 5个独立按键来实

9、现其功能,键盘操作是依据按键按下时引起信号的电平变化来判断具体哪个按键按下,然后执行相应的操作。这5个按键设计如图3七所示。tu按键设计按键功能如表3-3所示按键功能描述KEY1 （ENTER键）进入菜单KEY2 （UP键）向上移动光标KEY3 （RIGHT键）向右移动光标KEY4 （DO键）确认或修改参数KEY5 （ESC键）返回上级菜单或跳出菜单3. 3. 3网络模块设计LM3S6965内置以太网控制器。以太网控制器由一个完全集成的媒体访问控制器（MAC）和网络物理（PHY）接口器件组成I9,完全支持10BASE-T和100BASE-TX标准,只需要一个双路1:1隔离变压器2】就能与线路相

10、连。网络通信模块框图如图3-7所示。图3-7网络通信模块框图以太网控制器中的物理层（PHY）主要包括扰码器、解扰器、集成的编码解码器、全功能自协商功能和双速时钟恢复。发送器包含一个线路驱动器和一个片内脉冲整形器。接收器有一个自适应均衡器和一个校准时钟及恢复数据所需的基线恢复电路。PHY有一个片内晶体振荡器,这个振荡器也可由一个外部振荡器驱动。当由外振荡器驱动时,XTALNPHY和XTALPPHY管脚之间应接一个25MHz的晶体。同时,LM3S6965为PHY配置了 2个LED信号,用来指示以太网控制器操作的各种状态。网络通信模块的设计如图3-3、3-8所示。图3-8网络通信模块设计3. 3.

11、5数据存数模块硬件设计数据存数模块包括两部分:时钟电路设计和SD卡接口设计1、时钟模块电路设计时钟模块现在越来越多得被应用到各种电路设计中,它能提供给系统准确的实时时钟。DS1302是DALLAS公司推出的一款高性能、低功耗的涓流充电时钟芯片,内含有一个实时时钟/日历和31字节静态RAM,它可以对年、月、日、周日、时、分、秒进行计时,且具有闰年补偿功能。时钟模块电路设计如图3-10所示DS1302具有双电源管脚,供主电源和备份电源供电,同时提供了对后备电源进行涓细电流充电的能力。如图3-10所示,3V为DS1302的后备电源,由3V的纽扣电池供电,防止其主电源掉电时,内部数据丢失。DS1302

12、与单片机之间能简单地采用同步串行的方式进行通信,仅需用到3根信号线:（1） RES （复位/片选线）,（2）I/O （数据线）,（3） SCLK （串行时钟）。DS1302管脚的功能如表3-5所示。表3-5DS1302管脚功能引脚号引脚名称引脚功能1VCC2主电源2、3X1，X2振荡源,外接32.768KHZ晶振4地线5RES复位/片选线6I/O串行数据输入/输出端（双向）7SCLK串行时钟输入端8VCC1后备电源2、SD卡与LM3S6965硬件接口设计SD卡（Secure Digital Memory Card）是一种基于半导体快闪记忆器的新一代记忆设备,重量只有2克,但却拥有高记忆容量、快速数据传输率、极大的移动灵活性以及很好的安全性。目前在嵌入式系统中已取得越来越广泛的应用。对SD卡进行软硬件设计首先要选择SD卡的总线模式。SD卡有两种总线模式: SD总线模式和SPI总线模式23。本设计采用SPI模式。SD卡引脚共有9个。在SPI模式下,SD卡1-7号引脚依次为片选引脚SSEL,数据输入MOSI,电源地,电源引脚VDD,时钟信号SCK,电源地,数据输出MISO,8脚与9脚在SPI模式下保留。根据SPI总线通信的协议规定,要求SPI总线在空闲时应置于高电平状态,因此SSEL、MISO、MOSI、SC